All node

利用 LSB 纠正技巧对中点值进行收敛舍入的用例

本文包含一个设计示例,该示例使用 DSP58 将中点值收敛舍入到最近的偶数和奇数。

YunSDR通信小课堂-Versal AI Core专题(第40讲)

Versal自适应SoCs将标量引擎、自适应引擎和智能引擎与前沿内存和接口技术相结合,为任何应用程序提供强大的异构加速

FX10(CYUSB4014)USB3.2开发笔记分享(1):硬件设计与开发环境搭建

本文FX10的器件特点、硬件设计和开发调试环境的搭建做了一个简要介绍。

使用 PetaLinux 的先决条件指南

本篇文章介绍了在任何平台上使用 PetaLinux 的先决条件。PetaLinux 是一种嵌入式 Linux 软件开发套件 (SDK)

Altera A10 SoC HPS UART 作为数据通讯接口应用的配置与调试

本文介绍了 Altera A10 SoC HPS UART 作为数据通讯接口的应用,重点讲解了波特率配置、分频值计算及实际应用中的调试技巧

中科亿海微SoM模组——光纤陀螺控制板

本文介绍的光纤陀螺控制板是基于中科亿海微自研的SiP芯片平台,以及光纤陀螺数字信号处理流程,研制的光纤陀螺数字信号调制和解调控制板

YunSDR通信小课堂(第39讲)

除了多径信道的影响外,还有一些无线电缺陷会损害OFDM信号,必须在接收机中进行估计和校正。主要的缺陷是时间偏移、载波频率偏移(CFO)、剩余CFO

瑞苏盈科FPGA CoaXPress解决方案,重构地面远程视频编码器性能边界

Mercury+ PE3应用于复杂系统的远程监控以及工业和国防应用的实时视频传输,为复杂应用提供可靠、高性能的远程监控。

智多晶FIFO_Generator IP介绍

FIFO_Generator是智多晶设计的一款通用型FIFO IP。当前发布的FIFO_Generator IP是2.0版本,相比之前的1.1版本主要新增了非等比输入输出数据位宽支持和异步FIFO跨时钟级数配置功能。

重新定义低延迟——基于JPEG2000的第二代 AV-over-IP 解决方案

北格逻辑推出第二代AV-over-IP方案,以FPGA+JPEG2000为核心技术引擎,针对专业视听场景重新定义浅压缩性能标准。