All node | FPGA 开发圈

在噪声和干扰环境中运行的嵌入式通信系统解决方案

judy 在周三, 05/15/2024 - 09:19 提交

本文介绍了一种安全无线通信系统，该系统可在电磁噪声和干扰的影响下进行自动信道扫描和信道同步，以创建新的通信信道

匿名在周三, 05/15/2024 - 08:57 提交

做单片机开发的工程师，一般都会接触FPGA。有读者大概问了这样的问题：FPGA能做什么？比单片机厉害吗？

judy 在周三, 05/15/2024 - 08:45 提交

德国莱茵TÜV集团为广东高云半导体科技股份有限公司颁发ISO 26262 & IEC 61508功能安全双标准的产品认证证书

judy 在周二, 05/14/2024 - 16:39 提交

Kosmo-2 开发平台核心板采用双核 ARM Cortex-A53 架构，默认主频高达 1GHz，具备卓越的处理能力。其核心板实现 100% 国产化

judy 在周二, 05/14/2024 - 11:07 提交

本文主要阐述对其内嵌CM3核用低价格下载器SWD 进行独立下载，进而达到独立Debug的目的。

judy 在周二, 05/14/2024 - 10:38 提交

DDR4 SDRAM因其高速、大容量的特点，在FPGA设计中扮演着越来越重要的角色。本文将详细介绍DDR4 MIG IP核及其配置过程。

judy 在周二, 05/14/2024 - 09:40 提交

本文介绍如何在FPGA中实现按键消抖处理。

judy 在周一, 05/13/2024 - 16:54 提交

这篇解决方案简介介绍了Napatech的集成式软硬件解决方案如何将存储工作负载从主机CPU卸载到IPU，同时在应用级别保持完整的软件兼容性。

judy 在周一, 05/13/2024 - 16:33 提交

联合开发或者跑多策略工程的时候，一般都使用多核的服务器进行FPGA设计。这个时候如果板卡在本地电脑上应该怎么进行调试呢？

judy 在周一, 05/13/2024 - 14:43 提交

Altera持续拓展的产品阵容和路线图不仅能满足云、网络和边缘FPGA市场不断增长的需求，还可以增强表现出色的Quartus Prime软件和易于集成的AI功能

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。