judy的博客

【Vivado那些事儿】设计分析报告

judy 在 周四, 02/29/2024 - 10:09 提交

实现 FPGA 设计最耗时的要素之一通常不是设计，而是实现想要的时序性能

FPGA图像处理中的饱和度调节技巧

judy 在 周二, 02/27/2024 - 09:48 提交

本文将详细介绍饱和度调节的知识、常用的算法以及FPGA实现。

【科普】Vivado常见IP都有哪些？

judy 在 周二, 02/27/2024 - 09:11 提交

Vivado提供了丰富的IP库，以下是一些常见的Vivado IP

在FPGA上为FPGA设计PCB

judy 在 周一, 02/26/2024 - 10:08 提交

在 FPGA上的 Ubuntu 22.04 桌面映像上安装了各种 EE 设计应用程序

Versal FPGA中的浮点计算单元

judy 在 周四, 02/22/2024 - 10:12 提交

本文将重点介绍其中的DSPFP32，它是一个硬化的浮点加法器和乘法器

Vivado DDS IP核仿真

judy 在 周三, 02/21/2024 - 09:51 提交

直接数字合成器或数控振荡器是许多数字通信系统中的重要部件

谈谈FPGA工程师如何做ISP

judy 在 周二, 02/20/2024 - 09:44 提交

ISP的功能可以简单概括为使后端能正确识别“真实的”世界

Xilinx AXI memory mapped to PCI Express使用总结（时钟、复位）

judy 在 周二, 02/20/2024 - 09:31 提交

PCIe core往往是硬core，实现PCIe的物理层、链路层和事务层

什么是Forwarded Clock？

judy 在 周二, 02/06/2024 - 10:08 提交

Forwarded Clock是一种时钟信号管理技术，用于在不同部件之间同步数据和控制信号

基于FPGA的硬件引脚分配设计总结

judy 在 周二, 02/06/2024 - 09:16 提交

本文以ZU11EG为例介绍，如何进行对应的硬件引脚分配。