MIG IP核的使用——DDR接口专栏（二）
judy 在 周二, 07/18/2023 - 09:57 提交
本文将向大家介绍Xilinx FPGA下的MIG IP核使用方法
judy的博客
你的代码是如何上传服务器？
judy 在 周一, 07/17/2023 - 09:48 提交
作为一个开发者，我们都有过将写好的，或者修改后的代码上传服务器的经历
【Verilog我思我用】-generate
judy 在 周五, 07/14/2023 - 09:29 提交
在使用xilinx官方例程《XAPP585》实现CameraLink接口发送或者接收数据时，有个程序还是值得学习的
Vivado综合、布线太慢了？告诉你个小技巧。
judy 在 周四, 07/13/2023 - 15:51 提交
FPGA综合与布线效率研究
你的反压是怎么设计的？
judy 在 周一, 07/10/2023 - 09:34 提交
本文介绍几种常见的反压方式，并给出他们的一些优缺点
在 FPGA 上通过 2D CNN 进行高效视频理解的 TSM 网络
judy 在 周五, 07/07/2023 - 09:35 提交
在这个项目中，将在线和离线 TSM 网络部署到 FPGA，通过 2D CNN 执行视频理解任务
【Vivado那些事儿】动态时钟的使用
judy 在 周三, 07/05/2023 - 09:36 提交
时钟是每个 FPGA 设计的核心。如果我们正确地设计时钟架构
获取Xilinx FPGA芯片IDCODE的4种方法（支持任何FPGA型号）
judy 在 周二, 07/04/2023 - 09:25 提交
本文介绍Xilinx所有FPGA芯片型号IDCODE的获取方法
2D 中值滤波算法实现
judy 在 周一, 07/03/2023 - 09:40 提交
使用高级综合HLS，开发 2D 中值滤波器算法 (HLS)
ZYNQ 读写SD卡——FPGA Vitis篇
judy 在 周二, 06/27/2023 - 09:31 提交
本实验介绍如何使用Xilinx ZYNQ芯片在SD卡上读写文件