使用 Verilog 在 FPGA 上实现低通滤波器
judy 在 周三, 08/06/2025 - 10:33 提交
在本文中，我们将简要探讨不同类型的滤波器，然后学习如何实现移动平均滤波器并使用 CIC 架构对其进行优化。
judy的博客
给 Zynq FPGA 插上树莓派摄像头的翅膀
judy 在 周二, 07/29/2025 - 09:31 提交
今天介绍一个将树莓派摄像头与 Zynq FPGA “联姻” 的创意项目。
关于reset_project和reset_project -exclude ip使用
judy 在 周一, 07/28/2025 - 11:19 提交
之前群里有一些关于在Vivado中IP综合时出现各种问题，大部分通过reset_project这个TCL命令解决，今天就简单分析一下reset_project这个命令的作用。
Xilinx Zynq Multiboot技术介绍
judy 在 周五, 07/25/2025 - 09:58 提交
FPGA Multiboot（多重启动）是一种允许FPGA在运行时动态切换不同配置映像的技术。这项技术主要应用于Xilinx FPGA（如Virtex、Zynq、Kintex和Artix系列）
AMD-XILINX 7系列比特流加密
judy 在 周五, 07/18/2025 - 09:57 提交
在本篇博文中，我们将使用 Arty S7-50(便宜) 演示如何将 AES 密钥编程到 BBRAM 中。
把 FPGA 搬进软件无线电：PynqSDR HAT 让通信实验不再 “烧钱”
judy 在 周一, 07/14/2025 - 09:41 提交
今天要介绍的这款神器 ——PynqSDR HAT，正试图打破 “软件无线电 = 昂贵设备” 的刻板印象，让 FPGA 级别的通信实验变得触手可及。
关于异步FIFO设计
judy 在 周四, 07/10/2025 - 09:14 提交
格雷码是美国学者Frank Gray于1947年提出的一种二进制编码方式，后面这种编码方式就以他的名字命名。实际上，格雷码是有多种编码形式的
基于PCIe XDMA 的高速数据传输系统
judy 在 周二, 07/08/2025 - 10:19 提交
既然讲到CXP ，就不能不提PCIe,市面上常见的CXP 采集卡是基于PCIe接口的，为了满足CXP 电口 12.5G 4lane/8lane 或者基于光口的40G/100G 的数据传输带宽
为什么说FPGA是硬件并行的？
judy 在 周二, 07/08/2025 - 09:18 提交
在算力需求爆炸式增长的今天，GPU与CPU常占据头条，但 FPGA（现场可编程门阵列） 凭借其独特的硬件并行能力，正悄然重塑高性能计算的边界。
FPGA做深度学习能走多远？
judy 在 周五, 06/27/2025 - 10:34 提交
2017年，深鉴科技基于FPGA开发的语音识别引擎横空出世，性能达CPU的43倍，功耗仅为GPU的1/3.5。这一里程碑事件点燃了业界对FPGA赋能深度学习的期待。