将 FIR 滤波器写得更“上游” —— 面向 FPGA 的架构与高性能编码实践
judy 在 周三, 12/10/2025 - 11:17 提交
FPGA 非常适合实现像 FIR 滤波器这样的信号处理功能。器件内的 DSP 单元带有内建的乘加(MAC)能力,非常适合这类应用。

FPGA 非常适合实现像 FIR 滤波器这样的信号处理功能。器件内的 DSP 单元带有内建的乘加(MAC)能力,非常适合这类应用。

本文利用VerilogHDL语言,通过Xilinx提供的XDAC IP核实现ZYNC-7000 SOC芯片温度实时读取。

随着数字通信系统演变为高度复杂的设备,显然需要采用分而治之的策略,以使这类系统的设计与实现变得可行且易于管理。

理解FPGA时钟区域对于进行高性能、高可靠性FPGA设计至关重要,是FPGA开发中实现“心中有电路”的基本功。

在语音信号中,声门波激励和口鼻辐射效应共同导致语音信号的高频分量能量要比低频分量弱。预加重(Pre-emphasis)的目的就是:

接口完全用 RTL 编写,它允许通过 UART 连接,在 AXI 总线上执行读写操作。采用这种方式,可以让 FPGA 串口连接到嵌入式板卡的串口上

简单来说,相控阵天线是一种通过电子方式控制波束方向,而无需物理转动天线的先进天线系统。

在 FPGA 设计中,一个常见但略显繁琐的环节是:如何方便地将新的比特流加载到 FPGA。尤其是在没有专用 USB-JTAG/编程芯片或者在低成本板卡中

在各类行业与应用中,经常能看到许多 FPGA 设计。一个非常常见的现象是:设计者常常用复杂的有限状态机(FSM)来实现 I²C、SPI、GPIO 时序控制等功能。

AMD(Xilinx)7系列FPGA性价比很高,应用非常广泛,今天分享一下它的时钟资源相关知识。