什么是好的FPGA编码风格？（2）--多参考设计软件的语言模板（Language Templates）
judy 在 周三, 12/13/2023 - 09:35 提交
本文介绍多参考设计软件的语言模板
judy的博客
经过BUFGMUX的时钟该如何约束
judy 在 周二, 12/12/2023 - 09:27 提交
时序场景如下图所示，clk0和clk1两个时钟输入，经过BUFGMUX后，输出到后面的逻辑
【FPGA数学运算】- FPGA复杂函数实现（幂函数、log函数、sin、cos）cordic IP
judy 在 周一, 12/11/2023 - 10:03 提交
今天介绍一下Cordic算法和Xilinx的Cordic IP。
Xilinx vio的使用小结
judy 在 周一, 12/11/2023 - 09:54 提交
在以往的项目中，要控制FPGA内部某个信号的值，往往是通过配置寄存器来实现的
什么是好的FPGA编码风格？（1）--尽量避免组合逻辑环路（Combinational Loops）
judy 在 周五, 12/08/2023 - 09:18 提交
组合逻辑环路：指组合逻辑的输出信号不经过任何时序逻辑电路（FF等）
AMD的Chiplet，又有新专利
judy 在 周三, 12/06/2023 - 09:39 提交
AMD 的专利详细介绍了一种方法，即放弃中央处理器，用多个小芯片取代单个硅块
【FPGA数学运算】- 除法运算的多种实现方式
judy 在 周二, 11/28/2023 - 09:39 提交
本文将详细介绍FPGA中除法运算的多种实现方法
使用 DMA 在 FPGA 中的 HDL 和嵌入式 C 之间传输数据
judy 在 周一, 11/27/2023 - 11:40 提交
该项目介绍了如何在 PL 中的 HDL 与 FPGA 中的处理器上运行的嵌入式 C 之间传输数据的基本结构
【FPGA数学运算】乘法运算的N种实现方法
judy 在 周一, 11/27/2023 - 09:46 提交
聊一聊“FPGA中乘法运算的N种实现方式”
RGMII接口案例——二个设备共享一个PHY
judy 在 周一, 11/27/2023 - 09:32 提交
FPGA一共有2个RGMII接口，其中A接口外接一个PHY后通过RJ45连接网线