开源的Bluespec SystemVerilog (BSV)语言表现如何？
judy 在 周三, 11/08/2023 - 09:37 提交
今天的核心是使用BSV设计一款游戏，看下在实际设计中BSV表现如何
judy的博客
FPGA开源项目 – 以太网ARP通信测试（二）
judy 在 周二, 11/07/2023 - 10:16 提交
本文继续简单介绍一下基于FPGA的以太网ARP通信
MATLAB / Simulink HDL 快速入门
judy 在 周一, 11/06/2023 - 16:26 提交
本文将使用实例讲解MATLAB / Simulink HDL 使用入门
FPGA开源项目 – 以太网ARP通信测试（一）
judy 在 周一, 11/06/2023 - 09:53 提交
主机与目的主机进行以太网通信，需要知道目的主机的MAC地址
组合电路在 HLS 中的重要性
judy 在 周五, 11/03/2023 - 09:27 提交
该项目通过一个示例演示了 HLS 中组合电路对设计的影响
FPGA项目开发之同步信号和亚稳态
judy 在 周三, 11/01/2023 - 09:33 提交
让我们从触发器开始，所有触发器都有一个围绕活动时钟沿的建立
[FPGA IP系列] 2分钟了解FPGA中的BRAM
judy 在 周二, 10/31/2023 - 09:53 提交
FPGA开发需要熟练使用BRAM，今天再复习一下BRAM的知识
优化 FPGA HLS 设计
judy 在 周一, 10/30/2023 - 15:10 提交
如何在不更改任何 RTL 的情况下提高设计性能
lwip代码分析
judy 在 周一, 10/30/2023 - 09:15 提交
Xilinx的lwIP是基于开源lwIP TCP/IP协议栈的一个适应版本
【FIFO IP系列】FIFO IP参数配置与使用示例
judy 在 周四, 10/26/2023 - 17:47 提交
本文将详细介绍如何在Vivado中配置一个FIFO IP核