judy的博客

网络通信中的PHY芯片接口种类有很多，之前接触过GMII接口的PHY芯片RTL8211EG。但GMII接口数量较多，本文使用RGMII接口的88E1512搭建网络通信系统。这类接口总线位宽小，可以降低电路成本，在实际项目中应用更广泛。

SDK调试程序时都是通过JTAG，将PL的bit流文件和应用程序的ELF文件下载到Zynq中，运行查看效果。调试验证功能后需要将程序固化到板子上，使板子上电后可以从存储单元中加载程序，而无需SDK的调试环境。Zynq支持多种存储设备，本文将介绍如何将程序固化到常用的SD卡和QSPI Flash中

EMIO就是PS控制PL资源的简单例子。EMIO就是可扩展的MIO，当与PS直接相连的MIO不够用时，可以使用EMIO做“扩展”。使用体会上，感觉就是ARM直接控制了PL部分的管脚。GPIO的bank2和bank3就是通过EMIO接口与PL相连的，本文将先通过PS控制PL部分流水灯的实例感受下EMIO的使用，然后再介绍EMIO相关的基本概念

软件工具： Vivado

一、配置Multipiler

按照以下进行配置。

重点说一下流水线级数，这里选择5，说明时钟使能后5个周期可以输出结果。

二、编写代码
生成的模块：

Xilinx的MPSoC系列芯片的部分型号提供了Video Codec Unit，可用于H.264/H.265格式视频的编解码。想要用起来Video Codec Unit需要花一番功夫，大体有三步：硬件层比特流的搭建，驱动层Linux内核+驱动的编译以及rootfs制作，应用层编译

本文将介绍PS部分GPIO中MIO的使用。本文先通过一个控制LED闪烁的实例体会MIO的用法，学习GPIO相关结构体与API函数的使用；然后再系统讲解GPIO的相关概念。

上文提到，进行最小/最大延迟约束时，set_max_delay和set_min_delay命令要设置-from和-to选项。但是如果起点和终点设置的不合理（具体见第33篇），便会导致出现路径分割（Path Segmentation）。

Vivado不支持即时分析有矛盾的时序异常，需要运行report_exceptions进行完整的分析，报告所有时序异常。多周期路径的情况有很多，比较复杂，单独放在第35篇中讲述。本文介绍其余三种时序异常的相关知识。

作者：liuyayong

1、实验方案

图1 实验方案系统框图

2、具体步骤
2.1、vivado工程建立
①打开vivado集成开发环境，点击“Create Project”，如下图所示。

②点击“Next”，如下图所示。

上一篇简单解释了Zynq配置的相关概念，本文将对Zynq-7000的软件开发进行简单介绍。如果设计者已经对ARM的开发方法很熟悉，上手Zynq的软件开发也会更快，相关概念理解起来也更快。