Xilinx 7系列FPGA收发器架构之接收器（RX）（十一）
judy 在 周五, 12/30/2022 - 09:23 提交
本文我们一起了解下GTX/GTH收发器中这两种资源的结构和使用方法
judy的博客
RFSoC应用笔记 - RF数据转换器（8）：RFSoC关键配置之RF-DAC内部解析（二）
judy 在 周四, 12/29/2022 - 11:14 提交
本文主要对RF-DAC 奈奎斯特区操作、逆sinc滤波器以及数据通路的相关操作进行介绍。
基于Xilinx的时序分析与约束（3）----基础概念（下）
judy 在 周四, 12/29/2022 - 10:28 提交
路径1、2、3实际上都是对寄存器到寄存器之间的数据路径之间的约束，而路径4则是约束纯组合逻辑
数字通信中为什么需要时钟线
judy 在 周二, 12/27/2022 - 15:13 提交
时钟线能持续不断将逻辑级别脉冲至高位和低位，每次脉冲之间持续时间“tb”以脉冲宽度来表示
FPGA知识汇集-源同步时序系统
judy 在 周二, 12/27/2022 - 10:06 提交
针对普通时钟系统存在着限制时钟频率的弊端，人们设计了一种新的时序系统，称之为源同步时序系统
Xilinx 7系列FPGA收发器架构之接收器（RX）（十）
judy 在 周二, 12/27/2022 - 09:34 提交
本节开始我们介绍7系列FPGA收发器接收部分结构
RFSoC应用笔记 - RF数据转换器（7）：RFSoC关键配置之RF-DAC内部解析（一）
judy 在 周一, 12/26/2022 - 14:44 提交
本文参考官方手册，主要对RF-DAC 模拟输出进行介绍。
K26 SOM从emmc启动linux——2
judy 在 周一, 12/26/2022 - 10:09 提交
在K26 SOM从emmc启动linux文章中，使用EMMC启动后，出现下图打印
Xilinx 7系列FPGA收发器架构之发送器（TX）（九）
judy 在 周五, 12/23/2022 - 16:02 提交
本章继续介绍7系列FPGA收发器TX结构
FPGA知识汇集-FPGA系统时序理论
judy 在 周五, 12/23/2022 - 09:31 提交
下面来具体讨论一下系统时序需要满足的一些基本条件