Verilog语法之generate for、generate if、generate case
judy 在 周四, 12/08/2022 - 15:26 提交
本文一起介绍这3个语句的应用场景和应用方法
judy的博客
Xilinx - WP509阅读笔记 - 了解射频采样数据转换器的关键参数
judy 在 周四, 12/08/2022 - 09:05 提交
本白皮书介绍了传统数据转换器和新型 RF 采样数据转换器的指标，并确定了 RF 采样转换器的首选参数。
FPGA知识汇集-了解FPGA比特流结构
judy 在 周三, 12/07/2022 - 09:09 提交
在有些情况下，设计者需要很好地了解FPGA比特流的内部结构。
Xiinx 7系列FPGA收发器架构之共享功能（三）
judy 在 周二, 12/06/2022 - 16:44 提交
本文主要介绍GTX/GTH收发器内部CPLL和QPLL锁相环时钟结构及使用
不同CPU下Vivado综合速度对比（12700K Vs 13700K）
judy 在 周二, 12/06/2022 - 09:29 提交
最近刚好新项目外场联调需要配置新电脑，因此正好可以用上intel的十三香了
Vitis AI-FPGA实时智能零售系统
judy 在 周一, 12/05/2022 - 17:34 提交
本文介绍在ultrascale+上利用 VCU 和 DPU 实现的智能零售系统
FPGA知识汇集-时钟系统的移植
judy 在 周一, 12/05/2022 - 17:27 提交
ASIC 和FPGA芯片的内核之间最大的不同莫过于时钟结构。
FPGA性能问题探讨（二）
judy 在 周一, 12/05/2022 - 09:35 提交
前面就FPGA性能问题的场景，做了一些定性分析层面的总结
FPGA知识汇集——FPGA的重构
judy 在 周五, 12/02/2022 - 09:03 提交
FPGA的重构有两种类型：完全的和部分的。完全重构将整个FPGA重新编程
Xilinx 7系列FPGA收发器架构之共享功能（二）
judy 在 周四, 12/01/2022 - 10:21 提交
本博文主要对GTX/GTH收发器的共享资源进行介绍