judy的博客

Versal FPGA中的浮点计算单元

judy 在 周四, 02/22/2024 - 10:12 提交

本文将重点介绍其中的DSPFP32，它是一个硬化的浮点加法器和乘法器

Vivado DDS IP核仿真

judy 在 周三, 02/21/2024 - 09:51 提交

直接数字合成器或数控振荡器是许多数字通信系统中的重要部件

谈谈FPGA工程师如何做ISP

judy 在 周二, 02/20/2024 - 09:44 提交

ISP的功能可以简单概括为使后端能正确识别“真实的”世界

Xilinx AXI memory mapped to PCI Express使用总结（时钟、复位）

judy 在 周二, 02/20/2024 - 09:31 提交

PCIe core往往是硬core，实现PCIe的物理层、链路层和事务层

什么是Forwarded Clock？

judy 在 周二, 02/06/2024 - 10:08 提交

Forwarded Clock是一种时钟信号管理技术，用于在不同部件之间同步数据和控制信号

基于FPGA的硬件引脚分配设计总结

judy 在 周二, 02/06/2024 - 09:16 提交

本文以ZU11EG为例介绍，如何进行对应的硬件引脚分配。

AES 加密 IP

judy 在 周一, 02/05/2024 - 11:45 提交

AES CryptoCores 是一个专用硬件模块，用于使用密钥加密和解密数据

从暗到亮，从模糊到清晰：FPGA图像处理亮度和对比度的魔法调节

judy 在 周五, 02/02/2024 - 14:36 提交

本文将介绍亮度和对比度调节的原理、常见算法、Python实现以及FPGA实现。

为什么时序逻辑电路会落后一拍？

judy 在 周四, 02/01/2024 - 15:28 提交

时序逻辑电路的输出不是瞬时发生的，而是需要一定的时间

你的FPGA复位用对了吗？

judy 在 周三, 01/31/2024 - 09:33 提交

今天我们就聊一聊FPGA复位应该如何用？看看哪些信号需要复位？