Xilinx 7系列FPGA DDR控制器——mig使用总结（管脚分配）
judy 在 周一, 03/18/2024 - 09:26 提交
在一个需要使用DDR的FPGA项目开始的时候，都会遇到DDR的管脚分配
judy的博客
Vivado中IP什么情况下要用OOC综合方式？
judy 在 周五, 03/15/2024 - 09:33 提交
在vivado中IP有两种综合方式“Global”和“out of context”
Verilog描述电路的三种方式（结构化、数据流和行为化）
judy 在 周四, 03/14/2024 - 14:36 提交
那么到底该如何描述电路？Verilog提供了3种不同的方式
【FPGA图像处理实战】- YUV444与YUV422互转
judy 在 周四, 03/14/2024 - 11:06 提交
本文将详细介绍YUV颜色空间、常见的存储方式
什么是5G NTN？
judy 在 周四, 03/14/2024 - 09:28 提交
随着卫星互联网技术的发展，5G NTN正在成为新一代星地融合通信技术。
一文详解ADC的关键性能指标
judy 在 周三, 03/13/2024 - 09:53 提交
目前，用来量化ADC动态性能的六个技术指标分别为SINAD
FPGA中降低时钟skew的几种方法
judy 在 周三, 03/13/2024 - 09:31 提交
首先哪些因此会导致时钟skew过大呢？
UltraScale系列在时钟架构上的升级
judy 在 周二, 03/12/2024 - 09:33 提交
UltraScale架构的设备在时钟架构上有显著的创新
vivado如何生成一个模块的带原语的网表
judy 在 周一, 03/11/2024 - 15:14 提交
有时候我们想生成一个网表文件，但vivado默认是会生成一个dcp的文件
基于CNN的图像超分辨率
judy 在 周一, 03/11/2024 - 14:43 提交
本文介绍对超分辨率卷积神经网络 (SRCNN) 的三种实现方式