FPGA时钟
judy 在 周一, 08/21/2023 - 09:38 提交
几年前FPGA时钟只需要连接一个单端输入的晶振，非常容易
judy的博客
DDR3带宽的计算
judy 在 周五, 08/18/2023 - 14:39 提交
本文总结了DDR3带宽的计算方法
Matlab中数字波束形成的几个步骤及代码
judy 在 周四, 08/17/2023 - 14:44 提交
数字阵列雷达的基本原理主要包括数字波束形成和数字接收处理
Xilinx（K7）和CycloneV之间的光纤通信设置
judy 在 周三, 08/16/2023 - 09:35 提交
本文分享基于Xilinx K7和C5之间的光纤通信
如何减少时序报告中的逻辑延迟
judy 在 周二, 08/15/2023 - 09:57 提交
在FPGA逻辑电路设计中，FPGA设计能达到的最高性能往往由以下因素决定
快来看看用FPGA做的开源示波器
judy 在 周二, 08/15/2023 - 09:42 提交
本文简单介绍一个使用FPGA做的开源示波器
FPGA设计拦路虎之亚稳态度决定一切（面试必问）
judy 在 周一, 08/14/2023 - 17:19 提交
面试必问题目，先记几个结论
Vitis如何更新xsa？
judy 在 周一, 08/14/2023 - 12:00 提交
在zynq调试时，经常需要更新xsa文件，更新步骤如下
你的FPGA测试是小步快跑、快速迭代吗？
judy 在 周一, 08/14/2023 - 09:31 提交
在FPGA项目中，相信很多人都遇到过一种情况
AXI接口 DDR IP核使用技巧——DDR接口专栏（四）
judy 在 周五, 08/11/2023 - 09:38 提交
本文向大家介绍一种更简单快捷的读写DDR数据方法