Xilinx FPGA资源解析与使用系列——Transceiver（八）transceiver管脚位置

judy 在 周五, 11/18/2022 - 09:21 提交

本文转载自：十年老鸟的CSDN博客

在看手册时，看到最后写到了transceiver的资源信息和位置信息

之前都是硬件工程师提供管脚来进行transceiver的输入，对于其transceiver位于哪个BANK以及其名字都不太清楚去哪里找。

每次都是通过打开IO Planning图来找到管脚位置，然后在查看，这样虽然做也没问题，但始终是通过结果推导原因，不太好。

通过阅读手册，可以展示这些管脚对应的transceiver名字 Ug585-ZYNQ-7000-TRM

有些IP核需要选择参考时钟，给出选项不是管脚编号，而是名字

最新文章

最新文章

Xilinx FPGA资源解析与使用系列——Transceiver（七）关键时钟梳理之TXUSRCLK、TXUSRCLK2、RXUSRCLK、RXUSRCLK2
Xilinx FPGA资源解析与使用系列——Transceiver（九）TX buffer使用和旁路
Xilinx FPGA资源解析与使用系列——Transceiver（十）PRBS、RX Equalizer、CDR
Xilinx FPGA资源解析与使用系列——Transceiver（十一）transceiver与用户数据的接口
Xilinx FPGA资源解析与使用系列——Transceiver（五）复位理解RXlane
Vivado Xilinx IOB = true的使用