基于FPGA的AD7606并行接口驱动程序仿真及上板

judy 在周二, 01/21/2025 - 11:19 提交

作者：数字站

前文通过FPGA实现了AD7606的并行接口驱动代码，本文仿真该接口程序及上板测试。手里只有Altera的板子，因此使用Quartus + Modelsim实现，但是最后会提供Quartus和Vivado两个工程，文末获取。

Altera板子及模块如下所示所示：

图1 开发环境

Matlab生成二进制波形文件

Matlab对应程序如下所示，200KHz采样率生成2KHz的正弦波，最后将生成的数据以二进制的形式写入waveform_bit.txt文件中。

f1=2000; %频率为2KHz
Fs=200000;%采样频率为200KHz
N=16;   %量化位数
%% 产生并量化信号
t=0:1/Fs:1;
s=sin(2*pi*f1*t);%产生2KHz正弦波
s=s/max(abs(s));%归一化处理
Q_s=round(s*(2^(N-1)-1));%16比特量化

%% 绘制时域波形
t=0:1/Fs:100/Fs;t=t*1000; %设置显示数据范围
t_in_s=Q_s(1:length(t));
figure(1);
subplot(111)
plot(t,t_in_s);%显示滤波之前的波形数据
xlabel('时间(ms)');ylabel('幅度(V)');title('2kHz信号时域波形');

%% 将波形数据以二进制形式输出到文件中，便于后续TestBentch读取；
fid=fopen('D:\dome\ad7606\ad7606\matlab\waveform_bit.txt','w');
for i=1:length(Q_s)
    B_s=dec2bin(Q_s(i)+(Q_s(i)<0)*2^N,N);
    for j=1:N
        if B_s(j)=='1'
            tb=1;
        else
            tb=0;
        end
        fprintf(fid,'%d',tb);  
    end
    fprintf(fid,'\r\n');
end
fprintf(fid,';'); 
fclose(fid);

生成波形如下所示，横坐标的单位忽略，不重要。

图2 matlab生成波形.png

图2 matlab生成波形

这份程序拿到后要自己修改19行的waveform_bit.txt文件路径，生成的二进制波形文件如下所示。

图3 生成的二进制文件

工程仿真

Altera开发使用Quartus和Modelsim联合仿真，对应的TestBentch如下所示，使用readmemb函数读取waveform_bit.txt文件中前DATA_NUM个16位二进制数据，然后在busy下降沿后输出，给AD7606八个通道输入相同数据。

`timescale 1 ns/1 ns
//--###############################################################################################
//--#
//--# File Name    : test
//--# Designer    : 数字站
//--# Tool      : Quartus 2018.1
//--# Design Date  : 2024.11.3
//--# Description  : 
//--# Version    : 0.0
//--# Coding scheme  : UTF-8（If the Chinese comment of the file is garbled, please do not save it and check whether the file is opened in GBK encoding mode）
//--#
//--###############################################################################################
module test();
    localparam          CYCLE    =   20    ;//系统时钟周期，单位ns，默认10ns；
    localparam          RST_TIME  =   10    ;//系统复位持续时间，默认10个系统时钟周期；
    
    reg                 clk         =   'd1     ;//系统时钟，100MHz；
    reg                 rst_n       =   'd1     ;//系统复位，高电平有效；
    reg                 busy        =   'd0     ;//转换完成指示信号，下降沿有效；
    reg                 frstdata    =   'd0     ;//指示采集到的第一个数据；
    reg     [15 : 0]    adc_din     =   'd0     ;//AD7606所采集到的十六位数据信号；

    wire                cs                      ;//AD7606片选信号，读数据时拉低；
    wire                rd                      ;//AD7606读使能信号，读数据时拉低，下降沿时AD7606将数据发送到数据线上，上升沿时可以读出数据；
    wire                reset                   ;//AD7606复位信号，高电平有效，每次复位至少拉高50ns；
    wire    [2 : 0]     os                      ;//AD7606过采样模式信号，默认不使用过采样；
    wire                convst                  ;//AD7606采样启动信号，无效时高电平，采样计数器完成时拉低两个时钟；

    //待测试的模块例化
    top u_top (
        .clk        ( clk       ),//系统时钟，50MHz；
        .rst_n      ( rst_n     ),//系统复位，低电平有效；
        .busy       ( busy      ),//转换完成指示信号，下降沿有效；
        .frstdata   ( frstdata  ),//指示采集到的第一个数据；
        .adc_din    ( adc_din   ),//AD7606所采集到的十六位数据信号；
        .cs         ( cs        ),//AD7606片选信号，读数据时拉低；
        .rd         ( rd        ),//AD7606读使能信号，读数据时拉低，下降沿时AD7606将数据发送到数据线上，上升沿时可以读出数据；
        .reset      ( reset     ),//AD7606复位信号，高电平有效，每次复位至少拉高50ns；
        .os         ( os        ),//AD7606过采样模式信号，默认不使用过采样；
        .convst     ( convst    ) //AD7606采样启动信号，无效时高电平，采样计数器完成时拉低两个时钟；
    );
    
    initial begin
        forever #(CYCLE/2) clk = ~clk;//生成本地时钟50M 
    end

    //产生复位信号
    localparam DATA_NUM = 400;
    reg [15:0] stimulus[1:DATA_NUM];
    integer Pattern;
    initial begin
        $readmemb("waveform_bit.txt",stimulus);//从外部TX文件(waveform_bit.txt)读入数据作为测试激励;
        Pattern = 1;
        #1;
        rst_n = 1'b0;
        #(CYCLE*RST_TIME);
        rst_n = 1'b1;
        repeat(20)@(posedge clk);
        repeat(DATA_NUM)begin
            @(posedge convst);
            busy <= 1'b1;
            repeat(30)@(posedge clk);
            busy <= 1'b0;
            @(negedge rd);
            adc_din <= stimulus[Pattern];
            Pattern <= Pattern + 1;
            @(posedge clk);
        end
        repeat(20)@(posedge clk);//延迟20个时钟周期；
        $stop;
    end

endmodule

为了让readmemb函数正确读取文件，请将waveform_bit.txt文件放到ad7606\quartus\prj\simulation\modelsim这个路径下，如下所示。虽然readmemb函数可以指定路径，但是Modelsim联合仿真会失败，所以直接将文件放在Modelsim指定路径下最保险。

图4 waveform_bit.txt文件存放路径.png