下载中心

作者：James Karp、Michael J. Hart、Wai Kooi Wong、Krimo Semmoud、Desmond Yeo 赛灵思 ESD 白皮书 WP433 [参考资料 1] 总结了半导体行业的规模化趋势“摩尔定律”如何导致组件级 ESD 抗扰性的降低。从 28nm 7 系列器件开始，赛灵思 FPGA 的 ESD 抗扰性比前几代降低了约50%。为了补偿和减轻这种 ESD... 阅读详情

本文档提供了 Alveo U200 和 U250 数据中心加速器卡的软硬件安装流程。 Alveo U200 和 U250 卡符合 PCI Express Gen3 x16 并采用赛灵思 UltraScale+ 架构。您可以使用这些卡加速计算密集型应用，如数据库加速、机器学习、数据分析和视频处理等。 软件安装流程： 用于部署：部署软件便于您在您的机器上预先编译完成对应用，其组成包括赛灵思 XRT... 阅读详情

在本白皮书中，了解如何克服USB 3.2和 USB Type-C 未来的挑战，并成功实施新的 20Gbps 标准。

本白皮书探讨了将赛灵思新 AI 引擎用于计算密集型应用（如 5G 蜂窝和机器学习 DNN/CNN）的架构、应用和优势。 与前几代相比，5G 的计算密度要高 5 到 10倍；AI 引擎已针对 DSP 进行了优化，可满足吞吐量和计算要求，从而提供无线连接所需的高带宽和加速速度。 许多产品中机器学习的采用（通常采用 DNN/CNN 网络的形式）大大增加了计算密度要求。AI 引擎针对线性代数进行了优化，... 阅读详情

近来涌现的技术挑战迫使业界跳出传统的通用（one-size-fits-all）型CPU标量处理解决方案，进而探讨新的发展方向。大型的矢量处理（DSP-GPU）技术能够解决一些问题，但由于其灵活性欠佳及低效率存储器带宽的使用，导致再次陷入了传统的扩展挑战。传统FPGA解决方案提供可编程存储器层级，但传统的硬件开发流程一直是阻碍数据中心市场等应用领域广泛、大规模采用FPGA的障碍。... 阅读详情

作者：OpenS_Lee 1 概述 在集成电路行业飞速发展的今天，缩短产品开发的周期而又不牺牲验证过程，这不可避免地成为了商业市场的一个关键因素。Xilinx Vivado High Level Synthesis （即Vivado HLS，高层综合）。这个工具直接使用C、C++或SystemC 开发的高层描述来综合数字硬件，这样就不再需要人工做出用于硬件的设计，像是VHDL 或Verilog... 阅读详情

赛灵思一直是业界主要的 ADAS 传感器方案供应商之一。比如，在前置摄像头方面我们拥有超过 38% 的市场份额。ADAS 系统正在不断的发展和进化，随着 NCAP 等政策法规和标准的推动之下，汽车正从辅助驾驶向自动驾驶过渡，这一趋势就要求更好的相机分辨率、更低的 LiDAR 成本以及响应更迅速，计算能力更强大的信号处理芯片。另外，机器学习以及 AI 的发展将大大加速自动驾驶技术的成熟。赛灵思的... 阅读详情