新闻 | FPGA 开发圈

初识PYNQ-Z2软硬件系统框架

PYNQ-Z2的硬件平台以Xilinx ZYNQ SoC为核心，而Arm与FPGA的异构系统是创建高性能嵌入式系统应用的基础也是与市面上众多嵌入式平台最大的不同之处。本台有别于一般传统的ZYNQ开发平台，PYNQ-Z2支持Python 语言开发，同时也可以采用传统的Xilinx Vivado 开发工具流程平台开发嵌入式系统应用

2018-12-21 | PYNQ, PYNQ-Z2

相信您一定听说过基于FPGA的计算加速突然成为一个热门话题。你可能还听说过英特尔在几年前收购Altera超过160亿美元的消息。FPGA技术已逐渐的一个杀手应用程序。如今，随着摩尔定律的逐渐减缓。工程师寻找替代方法以更快的速度和更低的功耗处理更多数据，数据中心的控制正在酝酿着巨大的争夺战。 FPGA是加速许多类型计算工作负载的出色平台，特别是那些数据通路适用于大规模并行运算的工作负载。... 阅读详情

2018-12-21 | AI计算, BittWare, FPGA加速

自行科技梁波：基于Zynq的ADAS解决方案！

12月18日，AVNET嵌入式视觉中国区研讨会在上海洲际酒店隆重举办。Xilinx、Avnet、Onsemi、Infineon、Maxim等国内外知名品牌齐聚一堂，共同探讨与交流嵌入式视觉设计的灵感与经验。作为AVNET在国内的重要合作伙伴，自行科技受邀参加此次盛会，公司项目总监梁波做了“Autocruis 基于Zynq的ADAS解决方案”的主题演讲，受到现场嘉宾与观众的热烈反响

2018-12-20 | ADAS, 自行科技

赛灵思：FPGA学习者应该看到这个趋势

人工智能的出现，摩尔定律的放缓，这些趋势正在影响全球范围内的每个人。作为行业的领导者，赛灵思积极地拥抱这些趋势，而且通过不断地突破自我，将赛灵思塑造成指数级变化的技术、商业模式和市场的推动者。为应对这种市场趋势，赛灵思推出了ACAP 平台。

2018-12-20 | FPGA学习, 赛灵思

下一代汽车人工智能及5G系统 — 戴姆勒和爱立信在XDF法兰克福站前沿技术分享

戴姆勒智能车饰技术经理Thomas Kaelberer应邀出席赛灵思CTO Ivo Bolsens的主题演讲，首度公布了两家公司合作研发的人工智能车载系统的详细信息。

2018-12-19 | 5G, AI技术, 戴姆勒, 无线电, 爱立信

戴姆勒与赛灵思合作 AI 车载技术详情曝光：MBUX 车内助手

在上周刚刚举行的赛灵思开发者大会（法兰克福站）上，戴姆勒智能车饰技术经理Thomas Kaelberer应邀出席赛灵思CTO Ivo Bolsens的主题演讲，首度公布了两家公司合作研发的人工智能车载系统的详细信息。

2018-12-18 | AI技术, MBUX, 戴姆勒, 赛灵思

Xilinx ADAS 解决方案为比亚迪新一代商用及乘用车保驾护航

比亚迪 2018 年发布基于赛灵思 Zynq SoC L0/L1 前置摄像头 ADAS 解决方案的量新一代商用及乘用车系列开始量产，从而成为中国市场首家采用赛灵思 ADAS 解决方案并量产的中国汽车制造商

2018-12-18 | ADAS, 高级驾驶员辅助系统

2023年全球机器视觉技术市场将达 248 亿美元

市场研究公司 BCC Research 在 2018 年 9 月公布了最新的《机器视觉技术全球市场报告》。报告中指出，由于受到制药、食品和饮料以及汽车行业强劲需求的驱动，全球机器视觉技术市场在规模上已经达到了一个新高度。

2018-12-17 | 机器视觉

斯坦福全球AI报告：中国机器人部署量涨500％

刚刚，斯坦福全球AI报告正式发布。今年的报告，从学术、工业、开源、政府等方面详细介绍了人工智能发展的现状，并且记录了计算机视觉、自然语言理解等领域的技术进展。

2018-12-14 | AI技术

【在线研讨会直播】：几分钟在赛灵思器件中定制一个功能强大的处理系统 – 且无需RTL经验（千元红包福利）

在本次研讨会中，赛灵思专家将向您介绍赛灵思MicroBlaze 处理器将如何让启动新设计变得前所未有地简单快捷！无需 RTL 经验就能使用 Vivado IP 集成器工具以及第三方 IP 库。专家将为您演示如何使用外围设备在几分钟之内快速打造任何嵌入式设计原型

2018-12-13 | MicroBlaze, 赛灵思

参加过100英里越野赛的跑男，造出了全世界门槛最高的芯片

他，玩的是全世界门槛最高的芯片FPGA，最厉害的一款具有10级抗辐射性能，属于全球最机密的芯片之一，无数企业争相学习，却无法超越。江湖传言，这类芯片单颗价值可能超过500万元。

2018-12-12 | FPGA, Victor-Peng

Xilinx RFSoC：集成一个全面的 RF 模数信号链

Zynq UltraScale+ RFSoC 在一款 SoC 架构中集成数千兆采样 RF 数据转换器和软判决前向纠错 (SD-FEC)。最新产品系列在一款 Zynq UltraScale+ 器件中提供 ARM Cortex-A53 处理子系统、UltraScale+ 可编程逻辑和最高信号处理带宽

2018-12-12 | Zynq-UltraScale

2018年依元素科技教育部产学合作协同育人项目申报指南

依托Xilinx, Arm与华为公司的行业先进技术，依元素科技将高校实验实践教学与工业界最新技术、产业动态的衔接，推动工程教育改革，以依元素科技教育部产学合作协同育人项目支持教育部开展新工科建设与双一流大学建设工作

2018-12-11 | 产学合作, 依元素科技

时间敏感网络 (TSN) 即将迎来春天，文末有福利

上世纪 70 年代晚期，以太网之父在施乐帕洛阿尔托研究中心 (PARC) 制作出以太网的雏形 (3Mb/s)。当时他们的研究重点是连接功能，对网络时延或吞吐量关注不多。当时的网络节点是工作站上的工作人员和激光打印机，没人关心数据包在传输过程中是否相互干扰，是否会在抵达目的地前被多次重复发送。在网络中，长短数据包混合传输会给短数据包造成长时延，因为它们需要等待长数据包通过。... 阅读详情

2018-12-06 | TSN, 时间敏感网络

Xilinx Alveo 加速卡将亮相 IBM OpenPower Summit

赛灵思携 Alveo 加速卡亮相一年一度的 IBM OpenPower 中国高峰论坛。 12月12日，即将在北京金隅喜来登举办的 IBM OpenPower 中国高峰论坛上，赛灵思将在现场设置展位，并有专家展示和讲解为数据中心工作负载优化的最新自适应加速器卡 —— Alveo。与此同时，赛灵思数据中心专家王晓群博士将做有关计算加速的技术演讲。时间： 2018年12月12日地点：... 阅读详情

2018-12-06 | Alveo

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

智多晶EthMAC IP介绍

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

Versal器件Advanced Flow概览

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

提升嵌入式系统设计：Microchip PolarFire® SoC Discovery工具包助您一臂之力

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。