异步FIFO设计思路，阅读并理解这篇文章，你可称为异步FIFO大拿
judy 在 周三, 09/13/2023 - 09:24 提交
异步FIFO通常用于跨时钟域处理，是逻辑设计常用基础模块
如何设置Xilinx以太网IP核的Pause帧处理
judy 在 周二, 09/12/2023 - 11:03 提交
本文主要介绍了用户应当如何设置以太网IP的相关参数
Vivado增量编译：加速FPGA设计实现的利器
judy 在 周二, 09/12/2023 - 10:25 提交
本文将介绍Vivado增量编译的基本概念、优点、使用方法以及注意事项
处理器的未来，属于Chiplet？
judy 在 周二, 09/12/2023 - 09:28 提交
据Yole报道，处理器市场在 2021 年迎来了破纪录的一年，飙升至1555亿美元
Xilinx DDR3学习总结——2、MIG exmaple直接上板
judy 在 周二, 09/12/2023 - 09:17 提交
查看MIG IP输出的init_calib_complete信号
AMD将提升FPGA和AI芯片产量
judy 在 周一, 09/11/2023 - 15:23 提交
AMD 将“牺牲台积电下一代Radeon游戏 GPU (RX 8000) 的产量，以提高 FPGA 和 GPGPU 的产量”
异步FIFO设计前传：同步FIFO的设计思路
judy 在 周一, 09/11/2023 - 14:58 提交
FIFO：First in, first out，先进先出；其主要作用是：数据缓存
为什么DDR3/4不需要设置input delay和output delay？
judy 在 周一, 09/11/2023 - 09:34 提交
内置校准: DDR3和DDR4控制器通常具有内置的校准机制
基于FPGA的RGMII接口设计（二）——MAC的设计
judy 在 周一, 09/11/2023 - 09:21 提交
本文主要是记录MAC在RGMII接口中的设计。
Power Design Manager (PDM) 2023.1 - 新增功能
judy 在 周五, 09/08/2023 - 15:46 提交
本文将继续介绍最新版本 PDM 2023.1 的新增功能