Zynq实现二层网络加密转发

本次设计选用了两块ZYNQ开发板,ZYNQ支持双千兆网卡,操作系统为linux

FPGA 时序约束 二 :创建时钟和时钟不相关约束

创建时钟是针对代码中主时钟而言,创建时钟之前需要知道代码中的主时钟都是什么

RFSoC应用笔记 - RF数据转换器(15):API使用指南之Libmetal与结构体说明

本文介绍了RFSoC RF 数据转换器的 RFdc 驱动程序的结构体的部分

带你快速入门AXI4总线--AXI4-Lite篇(2):XILINX AXI4-Lite接口IP源码仿真分析(Slave接口)

在这篇文章中,我们照葫芦画瓢,也打包2个AXI4-Lite接口的IP,来对其的仿真和原始代码学习一番

Petalinux下SATA接口设计

Zynq UltraScale+ MPSOC在PS侧扩展了PS-GTR接口,可以灵活的支持PCIe、SATA和USB3.0连接

JESD204接口调试总结——JESD204+In-system-ibert

之前我们在讲serdes的时候讲到了使用in-system-ibert来进行眼图的扫描

带你快速入门AXI4总线--AXI4-Stream篇(1):AXI4-Stream总线

该系列先对AXI4-Stream协议及其使用做一个简单的介绍

使用 AXI CDMA 制作 FPGA AI 加速器通道

本项目主要是设计AI加速器,利用Xilinx的CDMA加载权重,输入到PL区的Block Ram

RFSoC应用笔记 - RF数据转换器(14):RFSoC自动增益控制与NCO跳频功能

本文概述了如何在系统中使用RFSoC 射频数据转换器的自动增益控制和NCO跳频功能。

基于 Zynq RFSoC DFE 的 O-RU

使用AMD、RFDSP、VIAVI和Rohde & Schwarz的设备演示基于Zynq RFSoC DFE的O-RAN前传和射频合规性