Xilinx 7系列FPGA PCB设计指导（二）
judy 在 周一, 01/16/2023 - 15:39 提交
本章介绍7系列FPGA的配电系统（PDS）
FPGA设计中计数器的常用方法和注意点
judy 在 周一, 01/16/2023 - 14:48 提交
本文介绍一些计数器的常用方法和注意点
MMCME4_ADV与PLL4_ADV原语
judy 在 周五, 01/13/2023 - 15:34 提交
UltraScale器件中时钟管理模块(CMT)包含mixed-mode clock manager (MMCM) 和phase-locked loops (PLLs)
可编程器件的安全和防篡改挑战
judy 在 周五, 01/13/2023 - 09:35 提交
本文分析了FPGA可能暴露的主要漏洞，并介绍了可编程器件制造商所采用的作为防篡改措施的技术。
Xilinx 7系列FPGA PCB设计指导（一）
judy 在 周五, 01/13/2023 - 09:22 提交
本文讨论当前PCB技术的基础，重点是物理结构和常见假设
AMD发布首款搭载专用AI硬件的x86处理器!
judy 在 周四, 01/12/2023 - 16:47 提交
本文将研究该处理器上专用AI硬件背后的原理，深入研究AMD Ryzen AI引擎的细节
Xilinx Srio IP学习笔记之初识Srio
judy 在 周四, 01/12/2023 - 16:33 提交
因为工作原因，需要对rapidio 的协议进行了解，在xilinx的IP核中，是对应着Serial RapidIO Gen2 这个IP核
FPGA设计中的串并和并串转换
judy 在 周四, 01/12/2023 - 10:27 提交
串并、并串转化也是FPGA设计中常见的基本问题，相对来说比较简单
基于Xilinx的时序分析与约束（7）----非理想时钟的特性约束
judy 在 周四, 01/12/2023 - 09:19 提交
为了更精确地进行时序分析，设计者还必须设定一些与运行环境相关的可预测变量和随机变量
几种常见的关于SEM IP的冲突
judy 在 周三, 01/11/2023 - 17:50 提交
SEM IP是一种比较特殊的IP。它的基本工作就是不停地后台扫描检测FPGA配置RAM中的数据