如何摆脱DPU指纹错误的困扰？
judy 在 周一, 04/18/2022 - 17:49 提交
当运行一个基于DPU的应用程序时，当平台中的DPU和编译后的XMODEL之间存在架构不匹配时，就会发生指纹错误。
【工程师分享】Vivado IP Integrator中实现DFX(Dynamic Function eXchange)的快速入门
judy 在 周一, 04/18/2022 - 15:39 提交
本文介绍Vivado IP Integrator中实现DFX(Dynamic Function eXchange)的快速入门
AXI总线工作流程
judy 在 周一, 04/18/2022 - 10:04 提交
在zynq开发过程中，AXI总线经常遇到，每次看到AXI总线相关的信号时都一头雾水，仔细研究一下，将信号分分类，发现其实也不难。
FPGA时钟篇(三) MRCC和SRCC的区别
judy 在 周一, 04/18/2022 - 09:42 提交
我们前面的两篇文章讲了7系列的时钟结构和clock region内部具体组成，这篇文章我们来讨论下MRCC和SRCC的区别。
Versal嵌入式设计教程入门指南
judy 在 周五, 04/15/2022 - 15:11 提交
本教程对应目标为 Versal ACAP VCK190 和 VMK 180 评估板。本教程中的示例已使用 VCK190 ES1 评估板经过测试。要使用本教程，您需要具备以下硬件项，这些硬件项均随附于该评估板中
Vitis AI 下载的模型缺少应用
judy 在 周五, 04/15/2022 - 14:52 提交
我用的硬件板卡是ZCU102，从Vitis AI的AI-Model-Zoo中下载了pt_unet_chaos-CT_512_512_23.3G_2.0模型的ZCU102文件，解压后发现只有编译好的.xmodel文件
硬件加速 3D 实时感知 (HARP-3D)项目分享
judy 在 周五, 04/15/2022 - 10:04 提交
使用在 ULTRA96V2 上运行的深度神经网络在 LiDAR 点云中进行 3D 对象检测的端到端演示。
零知识证明重要但低效，如何通过硬件将它提速？
judy 在 周五, 04/15/2022 - 09:30 提交
零知识密码学是计算机科学领域在近 50 年间最引人注目的创新之一。零知识证明的一系列先天优势使其成为了各种区块链扩容和隐私解决方案的重要组成部分
Vivado Xilinx IOB = true的使用
joycha 在 周四, 04/14/2022 - 17:09 提交
Xilinx FPGA的资源一般指IOB,CLB,BRAM,DCM,DSP五种资源。其中IOB就是input/output block，完成不同电气特性下对输入输出信号的的驱动和匹配要求。
Versal 嵌入式设计教程简介
judy 在 周四, 04/14/2022 - 09:47 提交
本文档旨在提供有关将赛灵思 Vivado® Design Suite 流程应用于 Versal™ VMK180/VCK190 评估板的指示信息。所使用的工具为 Vivado Design Suite 和 Vitis™ 统一软件平台 2020.2 版。