Xilinx 可变长度移位寄存器IP深度导致的延迟问题
judy 在 周四, 02/24/2022 - 10:30 提交
对于xilinx移位寄存器IP的使用而言，其内部为SLR16/SRL32实现。当位深小于32时，其可变延迟是正确的。当大于32，其可变延迟为相同延迟加1。
如何在VPK120上实现MRMAC以太网IP
judy 在 周四, 02/24/2022 - 09:45 提交
本文以MRMAC IP为例，并在以太网IP的GT配置那页，选择GTM和156.25MHz时钟。
入选 AAAI 论文的语义分割中跨数据集协同学习
judy 在 周三, 02/23/2022 - 17:12 提交
AMD-赛灵思 AI 团队的论文能在激烈竞争中突出重围，其中一定蕴含着独特的创新与价值。我们与论文第一作者、AMD-赛灵思 AI 团队算法工程师王莉深度对话，为大家带来这份独家的论文解析。
Xilinx 7系列FPGA的零件编号信息详解
judy 在 周三, 02/23/2022 - 16:57 提交
下是来自Xilinx的Spartan-7 2、Artix-7、Kintex-7 1和Virtex-7系列FPGA的零件编号信息，该信息有助于订购正确的零件。
使用 Versal AIE 的多通道 ADAS 应用
judy 在 周三, 02/23/2022 - 12:00 提交
本视频为您演示同时为 ADAS / A & D 应用执行以下功能的多个网络。
基于抽象 Shell 的硬件开发套件
judy 在 周三, 02/23/2022 - 09:39 提交
Abaco Systems 基于AMD-赛灵思抽象 Shell 设计流程推出硬件开发套件（ HDK ），将 DFX 技术推向更高水平，使其可以向最终客户交付预编译且时序收敛的 Shell，从而助力其促进协作、提高编译效率、降低许可成本。
基于Vitis JESD204B官方IP核的调试
judy 在 周二, 02/22/2022 - 16:36 提交
系统主要采用官方JESD_PHY（免费），JESD_RX(评估版)，JESD_TX（评估版）三个IP核做测试，采用自发自收，外部GT引脚回环方式。其中，PHY采用4个LANE接收和发送数据，一般线速率为参考时钟的40倍
2021赛灵思自适应计算挑战赛答疑会1-4集锦（Office hour 1-4）
judy 在 周二, 02/22/2022 - 10:40 提交
2021赛灵思自适应计算挑战赛答疑会1-4集锦
快速上手Xilinx DDR3 IP核（1）——MIG IP核的介绍及配置（Native接口）
judy 在 周二, 02/22/2022 - 09:56 提交
DDR3 SDRAM 简称 DDR3，是当今较为常见的一种储存器，在计算机及嵌入式产品中得到广泛应用， 特别是应用在涉及到大量数据交互的场合
ABI Research：到2027年 机器视觉市场将达360亿美元
judy 在 周二, 02/22/2022 - 09:33 提交
根据ABI Research的最新报告指出，直至2027年，机器视觉(Machine Vision)将成为汽车、医疗保健、制造、零售、智能建筑、智慧城市、交通与物流等主要市场，数字化和自动化的关键支持技术。预计将达到360亿美元市场规模