Xilinx系列FPGA远程网络升级实现简介
judy 在 周二, 12/21/2021 - 17:04 提交
在实际应用中有很多FPGA板卡离工程师是有一定的距离，导致升级FPGA的mcs文件需要到现场，这样不方便也浪费时间。为此我们实现了基于通用网络传输方式来做远程升级的方案。
世界第一颗FPGA芯片级拆解：详述工作原理
judy 在 周二, 12/21/2021 - 10:43 提交
在这篇文章中，我们对Xilinx的XC2064进行了逆向工程，解释了它的内部电路以及 "比特流 "是如何对它进行编程的。
Xilinx FPGA平台DDR3设计保姆式教程（5）——DDR3仿真篇
judy 在 周二, 12/21/2021 - 10:08 提交
了解ddr的仿真模型建立
基于 FPGA 的边缘检测
judy 在 周一, 12/20/2021 - 16:56 提交
本方案利用 HLS 功能创建图像处理解决方案，在可编程逻辑中实现边缘检测 (Sobel)。
Petalinux 加速axi-dma内核驱动缓冲区读过程
judy 在 周一, 12/20/2021 - 11:29 提交
Petalinux 加速axi-dma内核驱动缓冲区读过程
一个工程师有关FPGA项目的感言
judy 在 周一, 12/20/2021 - 09:34 提交
一个工程师有关FPGA项目的9个感言
关于机器学习模型的可解释性算法
judy 在 周一, 12/20/2021 - 09:23 提交
本文介绍目前常见的几种可以提高机器学习模型的可解释性的技术，包括它们的相对优点和缺点。
基于FPGA打造ROS 2定义硬件 自适应机器人获得灵活大脑(上)
judy 在 周五, 12/17/2021 - 17:17 提交
本文从ROS 2机器人专家的视角提出建议，即全面考虑ROS 2的硬件加速。这一视角能体现：优化流程中、流程内、网络内(含底层)的ROS 2运算图交互；以及加速ROS上运行的应用。
Xilinx SystemVerilog 中的联合体 (union)
匿名 在 周五, 12/17/2021 - 10:23 提交
SystemVerilog 中新增了一种数据类型，即联合体。联合体支持您以多种不同方式来引用数据中的某一部分。本文将介绍联合体的使用方式以及综合工具针对联合体的处理方式。
Fortem DroneHunter 使用 Xilinx Zynq SoC 放倒恶意无人机
judy 在 周五, 12/17/2021 - 09:55 提交
Xilinx 技术支持实时数据处理并可延长功耗，助力 DroneHunter 保护公共基础设施。