下面向大家介绍了使用HLS封装的缩放IP来实现视频图像缩放功能。将HLS封装的缩放IP加入到OV5640图像传输系统，验证图像放大和缩小功能。

赛灵思今天宣布其人工智能平台Zynq UltraScale+ MPSoC ZCU104 评估套件在中国人工智能产业发展联盟（AIIA）主导的“AIIA DNN Benchmark”人工智能端侧芯片基准测试V0.5版本的第二轮测试测评中，囊括参测7个网络中板卡类6项性能冠军

在本次研讨会中，我们将向您介绍集成赛灵思 Zynq-7000S SoC 的 $89.00 的安富利 MiniZed 开发套件。您将了解 MiniZed 套件所支持的诸多连接功能，包括 Wi-fi，蓝牙，BLE等等

Virtex UltraScale+ 可编程门阵列传输向导IP核可帮助配置一个或多个串行收发器。您可以从头开始，输入您的需求，并生成有效的配置。灵活的向导为收发器、配置选项和您选择的启用端口生成一个定制的IP核，

PetaLinux 2019.1 对ssh引入了更安全的选项，缺省使用选项-w，禁止了root登陆ssh。 这样虽然更安全，但是在调试时不方便。 在串口登陆后，可以使用下列脚本，杀死缺省dropbear的进程，重新启动dropbear

为提高辐射环境中电子系统的可靠性，提出了一种基于SRAM型FPGA的实时容错自修复系统结构和设计方法。该设计方法采用粗粒度三模冗余结构和细粒度三模冗余结构对系统功能模块进行容错设计；将一种细粒度的故障检测单元嵌入到各冗余模块中对各冗余模块进行故障检测；结合动态部分重构技术可在不影响系统正常工作的前提下实现故障模块的在线修复

在之前的文章中，我们概述了非结构化数据使用的高速增长程度，给各行业的专家举例说明了可以如何使用文本分析。当下，人工智能融合了自然语言处理（NLP），计算语言学和机器学习，使用户能够快速处理大量信息。现在我们将注意力转向环境，社会和治理（ESG）投资， 阐述如何使用文本分析来开发独特见解

亲眼目睹在 Xilinx 器件中构建一款功能强大的定制处理系统有多轻松。了解 Xilinx MicroBlaze 处理器预设，其可使全新设计的跨越式启动变得更轻松！Vivado 的 IP 集成器工具库和第三方 IP 库无需 RTL 经验。您将了解到如何使用外设在仅仅几分钟内对几乎任何嵌入式设计进行快速原型设计