学会Zynq（15）UDP sendto函数的使用
judy 在 周五, 07/26/2019 - 07:56 提交
上文从“UDP发送Hello World”的实例体会了lwIP的使用。在user_udp_init函数中我们按照“创建UDP PCB->绑定本地端口->连接远程主机”的顺序完成初始化，发送时使用send函数将数据发送至连接的主机
【分享】PetaLinux工程更新HDF文件的脚本
judy 在 周四, 07/25/2019 - 11:11 提交
工程师可能同时使用多个Vivado工程，以便测试不同的硬件配置。所以需要让一个PetaLinux工程支持多个Vivado工程。Vivado工程更改后，PetaLinux工程需要更新HDF文件。另外最好在PetaLinux工程里记录使用的所有硬件相关文件，比如bit、HDF文件等。以便将来检查对应的硬件设计。
【下载】SP701评估板用户指南（v1.0）
judy 在 周四, 07/25/2019 - 11:03 提交
本文详细介绍SP701评估板的功能。 使用本指南开发和评估针对SP701板上Spartan®-7系列FPGA的设计
Vivado中Debug的操作方式，你了解几种？
judy 在 周四, 07/25/2019 - 10:05 提交
Vivado中提供了多种Debug的操作方式，下面就来总结一下：
【网上研讨会】如何从海量的非结构化数据中提取和分析关键信息？
judy 在 周四, 07/25/2019 - 08:58 提交
通过本次研讨会，我们将为您分析大数据时代海量非结构化文本所带来的各种挑战， 为您详细介绍基于赛灵思全球最快数据中心加速卡的 SumUp Nucleus 文本分析平台， 并通过实际案例展示如何利用这个平台帮助企业或者个人快速从浩如烟海的文本中识别、提取和分析关键信息，从而为决策、战略或者传播监测提供强大支持
Xilinx AC701评估板——PLL配置实例
joycha 在 周四, 07/25/2019 - 08:12 提交
本实例内容为PLL的配置和例化，通过PLL产生4个不同频率的时钟，分别驱动 4 个 LED 指示灯闪烁一样的频率。通过观察这 4 个 LED 指示灯的闪烁同步与否，可以确认 PLL 产生的这 4 个时钟的频率关系。
Zynq UltraScale+ RFSoC ZCU1285 特性描述套件
judy 在 周三, 07/24/2019 - 11:08 提交
Zynq® UltraScale+™ RFSoC ZCU1285 特性描述套件提供您对集成型 ADC 和 DAC 以及 Zynq UltraScale+ Gen 2 XCZU39DR RFSoC 上提供的 GTY 和 GTR 收发器进行特性描述和评估时所需的一切。所有 16 个 12 位 2.220GSPS ADC、所有 16 个 14 位 6.554GSPS DAC、所有 16 个 GTY 收发器以及所有 4 个 GTR 收发器都可通过 Samtec BullsEye 连接器访问
看穿美国总统特朗普就职以来 8000 多条 Twitter 推送，仅需20 秒！
judy 在 周三, 07/24/2019 - 10:35 提交
看完一条微博/微信要多久？100条呢？1000条呢？8000条呢？看完再整理出高效的数据分析和见解呢？近期，美国 SumUP 分析公司利用其研发的实时文本分析平台，对美国总统特朗普就职以来的 8,000 多条 Twitter （英文的微博）推送进行了分析和处理，全程仅用 20 秒，秒杀的节奏！
10个技巧，带你提高 Python 数据分析
judy 在 周三, 07/24/2019 - 10:30 提交
提示和技巧总是非常有用的，在编程领域更是如此。有时候，小小的黑科技可以节省你大量的时间和精力。一个小的快捷方式或附加组件有时会是天赐之物，可以成为实用的效率助推器。所以，我在这里介绍下自己编程时最喜欢使用的一些提示和技巧，在这篇文章中汇总起来呈现给大家
FPGA与ADC的SPI配置实战篇（1）——AD9639四线SPI配置
judy 在 周三, 07/24/2019 - 09:58 提交
本篇以ADI公司的多通道高速ADC—AD9639为实例，向大家演示FPGA是如何通过SPI协议向该ADC读写寄存器配置数据的。如下图所示为AD9639的功能框图，不难发现其SPI接口既可以实现三线模式也可以实现四线模式，本篇将演示4线模式