一文告诉你怎么解决cache miss的问题
judy 在 周一, 07/22/2019 - 09:55 提交
带宽是影响FPGA加速器的重要因素，因为大量的并行计算对数据量要求很大。如果加速器对数据的访问是不规则的，那么cache miss就会大大影响加速器性能。这篇来自FPGA2019会议的报告，向我们展示了如何来更好的处理cache miss问题，提高对缓存的利用率以及提高加速器效率
基于FPGA和万兆网的GigE Vison设计方案
judy 在 周一, 07/22/2019 - 09:34 提交
本文简要描述基于FPGA和万兆网的GigE Vison IP设计方案。GigE Vison协议基于普通的以太网物理链路，运行在UDP协议层之上，包含控制协议GVCP和数据流协议GVSP两大部分，整个层次结构如下图1所示
【干货分享】Vivado 增量综合流程
judy 在 周五, 07/19/2019 - 10:27 提交
从 Vivado 2019.1 版本开始，Vivado 综合引擎就已经可以支持增量流程了。这使用户能够在设计变化较小时减少总的综合运行时间。在我们开始讨论增量综合之前，我们先来讨论一下一些重要的概念，以便能够更好地理解该流程。
用于深度学习推断的 Mipsology Zebra
judy 在 周五, 07/19/2019 - 10:13 提交
Zebra 可消除深度学习推断中具有挑战性的编程及 FPGA 任务。Zebra 可轻松部署和适应广泛的神经网络及框架。
贸泽与Xilinx签订全球分销协议
judy 在 周五, 07/19/2019 - 10:04 提交
贸泽电子宣布与自适应和智能计算领域的知名厂商Xilinx签订了全球分销协议，即日起分销Xilinx产品，并提供开发软件和IP产品的在线下载。Xilinx是FPGA、硬件可编程片上系统 (SOC) 和自适应计算加速平台 (ACAP) 的发明者，致力于提供业内最具活力的处理器技术，打造未来自适应、智能化的互联世界
学会Zynq（14）UDP发送Hello World
judy 在 周五, 07/19/2019 - 09:54 提交
本系列前面几篇介绍了lwIP的相关知识和官方给出的应用实例。从本文开始将进入“实操”阶段，详细介绍Zynq如何使用UDP和TCP两种协议进行通信。建议阅读本文前先了解lwIP相关知识，重复的内容在本文只会简单讲述。
24 个让 Python 加速的好方法
judy 在 周五, 07/19/2019 - 09:22 提交
24 个让 Python 加速的好方法
你想成为Xilinx 超级用户吗？招募行动正式启动！
judy 在 周四, 07/18/2019 - 09:41 提交
成为赛灵思超级用户，拥有以下福利，你心动了吗？
基于 Xilinx 的大规模 MIMO 方案和 5G 小蜂窝基站部署
judy 在 周四, 07/18/2019 - 09:25 提交
RFDSP CEO（创意信息首席科学家）梁平院士将向大家介绍他们对于 O-RAN 的理解，以及他们所带来的诸多 5G 产品。包括 64T/64R 大规模 MIMO 平台，基于无线电前馈模块的 4D/4R 解决方案等等
带你踏上FPGA & 图像处理之路
judy 在 周四, 07/18/2019 - 09:00 提交
图像处理简而言之就是对图像进行操作从而得到自己想要的结果，它是一个非常广义的概念，包含图像增强、图像复原、图像重建、图像分析、模式识别、计算机视觉等N多个应用方向。这些应用技术有许多在本质上是相通的，但是不同应用领域的关注点往往是不同的