基于FPGA的DDR3六通道读写防冲突设计

judy 在 周二, 07/31/2018 - 18:00 提交

作者：张凤麒，张延彬，王忠勇；2018年电子技术应用第7期

【视频】在 DSP48E2 Slice 中使用广泛的多路复用器产品反馈

judy 在 周二, 07/31/2018 - 17:59 提交

如何在 UltraScale 架构 DSP48E2 slice 中使用最新广泛多路复用器产品反馈功能。本视频将介绍如何使用随 Vivado Design Suite 2016.1 提供的 verilog CMACC 模板实现、复杂乘积累加函数。

学会System Generator（5）Gateway In和Gateway Out详解

demi 在 周二, 07/31/2018 - 17:20 提交

本文是该系列的第5篇。第2篇中以数字滤波器的设计为主题，介绍了System Generator的完整设计流程。本文将对其中使用到的Gateway In和Gateway Out模块进行详细介绍。

Simulink到FPGA的转换

Simulink中的仿真模型为连续时间系统，数据格式多种多样；而FPGA中为离散时间系统，数据必须用一定的位数进行量化。两者之间必须要进行从连续到离散的转换、数据格式的转换，否则无法进行正确的FPGA设计。Xilinx Blockset中提供了相应的解决方案。

“”

Gateway In和Gateway Out这两个block便是Simulink与FPGA之间的转换接口。经过转换后，Gateway In对应的是HDL模型中input；Gateway Out对应的是HDL模型中的output。可以说，所有的System Generator设计中必须包含至少一个Gateway In和Gateway Out。

异构计算，你准备好了么？

demi 在 周二, 07/31/2018 - 12:47 提交

摩尔定律失灵了，已是不争的事实。单纯的提升一种芯片性能变的代价越来越高，与此同时，异构计算成为提高计算力的主流方向。

什么是异构计算？
异构计算的前景怎么样？
OpenPOWER系统上FPGA异构计算的先进技术又有哪些？

学会System Generator（4）资源分析与时序分析

demi 在 周一, 07/30/2018 - 13:44 提交

本文是该系列的第4篇，第2篇以数字滤波器的设计为主题，介绍了System Generator的完整设计流程；第3篇介绍了 System Generator导出设计的说明文档和testbench的特性。本文将介绍System Generator对设计进行资源分析和时序分析的相关方法。

查看分析结果

本文在第2篇设计的数字滤波器模型基础上运行分析。System Generator集成了时序分析和资源分析功能，以确保在simulink中设计的DSP系统导出到FPGA环境中能够正确运行。其本质上仍然是在后台调用Vivado进行分析，System Generator只是读取了分析结果并显示出来。

设计完成并且Simulink运行完毕后，打开System Generator这个block，切换到Clock标签下：

按小时计费的 Vivado 许可证来了！

demi 在 周一, 07/30/2018 - 11:01 提交

重磅消息

必备且必会！嵌入式视觉开发减负“三件套”

demi 在 周一, 07/30/2018 - 09:57 提交

嵌入式视觉开发难不难？过来人会告诉你：难！

学会System Generator（3）——生成说明文档与testbench

judy 在 周五, 07/27/2018 - 16:59 提交

本文是该系列的第3篇，上一篇以数字滤波器的设计为主题，介绍了System Generator的完整设计流程，最后自己编写testbench在示例工程中对System Generator导出的IP核进行测试。其实System Generator就可以导出整个设计的说明文档以及一个testbench，本文将介绍如何使用该特性。

Zynq-7000 Uboot如何编译

judy 在 周五, 07/27/2018 - 16:58 提交

很多人拿到uboot，编译不知如何下手！
其实，这个世界上的万事万物，都有一个“纹理”。庖丁解牛之所以游刃有余，是因为他掌握了牛的纹理，顺着这些纹理就应该很容易。
那么我们的uboot的纹理在哪里呢？

三态门详解

judy 在 周五, 07/27/2018 - 16:57 提交

在FPGA中三态门比较常见，因为FPGA是做为一个高速处理的器件，免不了要进行输入输出数据，常规的输入和输出是分开的两个接口要不停的切换比较麻烦，在FPGA中用的双向口一般都是用三态门来作为输入和输出的，这样优点是只要一个接口就可以输入输出比较节约逻辑资源，但缺点是三态门的处理没有常规两个I/O的方便，这里我们来看看怎样使用三态门，下图是三态门的结构。