本届峰会议程包括：开幕式、主论坛、分论坛、成果展览会、政策发布、创新大赛和闭幕式等7个环节。作为 FPGA、可编程 SoC 及 ACAP 的发明者，赛灵思公司有幸被邀请参展本次峰会，九大智能应用案例将为与会者展示“灵活应变，万物智能”的未来数字生活，并于 “Big Data”分会场做题为《大数据时代的并行计算》主题演讲。

在Vivado Design Suite中，Vivado综合能够合成多种类型的属性。在大多数情况下，这些属性具有相同的语法和相同的行为。

•如果Vivado综合支持该属性，它将使用该属性，并创建反映已使用属性的逻辑。

•如果工具无法识别指定的属性，则Vivado综合会将属性及其值传递给生成的网表。

赛灵思 Alveo™ 数据中心加速器卡专为满足现代数据中心变幻莫测的需求而设计。对于常规工作负载，与 CPU 相比性能提升高达 90 倍，这其中包括机器学习推断、视频转码和数据库搜索与分析。由于复杂算法的发展速度快于半导体设计周期，因此功能固定的 GPU和 ASIC 器件已经无法跟上发展步伐

本文主要讲解 Python 的 5 种高级特征，以及它们的用法。

本视频介绍了 Vivado HLS 工具从 C 语言设计中抽象出来的端口级协议。

数字电路中，电路通过复位来启动，复位犹如数字电路的“起搏器”，主要有下面三种方式

在3月中旬于圣何塞举办的“开放计算峰会”上，赛灵思和 Solarflare 共同演示全 FPGA 100G NIC。这是一款完全基于赛灵思 FPGA 技术的高性能单芯片解决方案。本概念验证演示的是开发先进 SmartNIC 的关键跳板，它能够直接在网络接口卡上运行网络、存储和计算加速功能，从而无需在服务器上运行这些工作负载

来自苏格兰斯特拉斯克莱德大学（University of Strathclyde）的Louise Crockett团队基于这一平台的软件和硬件结构，撰写了Exploring Zynq MPSoC: With PYNQ and Machine Learning Applications，综合且全面地介绍了软件堆栈、多处理器处理系统以及可编程硬件阵列等问题。 本书既是使用Zynq MPSoC的开发人员的实用指南，同样也是希望熟悉器件及其相关设计方法的技术人员的有效参考。

说起FPGA（Field－Programmable Gate Array），即现场可编程门阵列， 本是硬件工程师才能玩转的半导体芯片，而今却随着工艺的进步和当今人工智能（AI）时代的发展和数据的爆炸性发展，一举跻身三大处理器主流芯片：FPGA,CPU,GPU。 )之一