FPGA实现Cortex-M0 SOPC的初步实践
judy 在 周一, 08/20/2018 - 17:43 提交
作者：葛兴
cortex-M0是ARM公司的一款开源内核，以低功耗著称，本文提纲挈领的讲述了用FPGA实现SOPC的流程。
1、开源核心
从头开始，在ARM官网上注册，下载ARM cortex M0的源代码以及大量的参考学习文献。
Xilinx DDR IP详解与时序分析
judy 在 周一, 08/20/2018 - 10:42 提交
DDR3：使用流程
一. 配置过程
1>首先找到IP核
Vivado及Zynq使用经验
judy 在 周一, 08/20/2018 - 09:41 提交
1.添加debug核的合理方法是在源代码中添加(*mark_debug="true"*),综合后，打开综合结果，set debug内这些标记的信号全部在网标内，不会被优化掉。如果不在代码里加这些标记，直接在综合结果里添加net，很多感兴趣的信号会被优化掉，且残缺不全。
【视频】Python 让电子驱动器更智能化
judy 在 周五, 08/17/2018 - 15:40 提交
电子驱动器在工业物联网/工业4.0 时代已经与以往时期不同了，它们被寄望于能担负更多的功能，而不仅仅只是用于控制马达。那么对于新的工业时代下，电子驱动器将能担负什么样的功能？以及如何去实现他们呢？欢迎您观看以下快速上手视频，了解赛灵思是如何使用 Python 使得电子驱动器更加智能、更具自适应性，从而满足新工业时代的需求。视频还演示了如何使用该工具包。
FPGA学习-Xilinx FPGA架构介绍
judy 在 周五, 08/17/2018 - 11:38 提交
作者：Kevin Zhang
在学习FPGA一段时间之后，昨天和师兄交流面试题，题目中问CLB、LUT的概念，我都是不知道这是什么？经过学习，总结如下内容：
【视频】SK电讯部署赛灵思FPGA用于AI加速
judy 在 周五, 08/17/2018 - 11:17 提交
SKT 的自动语音识别 (ASR) 系统采用赛灵思® Kintex® UltraScale™ FPGA为其声控助手 NUGU 加速。与使用 GPU 相比，SKT 的自动语音识别应用性能提高了 5 倍，单位功耗性能也提高了 16 倍。
Vivado HLS入门（一）
judy 在 周五, 08/17/2018 - 10:35 提交
作者：OpenS_Lee
1 概述
SK电讯部署赛灵思FPGA用于AI加速，超越GPU实现5倍性能 或16倍功耗性能比
judy 在 周四, 08/16/2018 - 16:51 提交
赛灵思公司（Xilinx, Inc.，(NASDAQ:XLNX) ) 与 SK 电讯 (SKT) 今天共同宣布：SKT 已在其数据中心中部署赛灵思 FPGA，为其人工智能 (AI) 加速。SKT 的自动语音识别 (ASR) 系统采用赛灵思® Kintex® UltraScale™ FPGA为其声控助手 NUGU 加速。
XDF 演讲征集倒计时！！
judy 在 周四, 08/16/2018 - 16:45 提交
最后一天！最后一天！！
1,500+ 创新创业开发者云集的盛会，期待聆听来自您的分享！
Vivado报告指定路径时序
judy 在 周四, 08/16/2018 - 14:49 提交
Vivado运行Report Timing Summary时，只显示各个子项目最差的十条路径，很可能并不包含你最关心的路近，这个时候显示指定路径的时序报告就显得很重要了，下面就简单介绍一下Vivado下显示指定路径时序报告的流程。
1.打开布局布线后的结果