【FPGA数字信号处理】并行FIR滤波器
judy 在 周一, 09/09/2024 - 14:45 提交
今天介绍一下并行 FIR 数字滤波器的原理以及实现。
恒扬数据亮相2024 ODCC开放数据中心峰会，以加速和融合一体化助力算力升级
judy 在 周一, 09/09/2024 - 09:43 提交
NSA加速卡系列基于 FPGA 设计，可提供灵活且高效的异构计算能力， FPGA 的可编程性使得其能够根据不同任务动态调整数据路径和计算逻辑，为客户提供定制化的加速服务
最酷的 FPGA 技术之一：DFX 实例精讲
judy 在 周一, 09/09/2024 - 09:28 提交
神经形态计算的发展历程、器件特性及其测试挑战
judy 在 周五, 09/06/2024 - 17:47 提交
本文将探讨神经形态计算的发展历程、关键器件及其测试参数，并讨论当前面临的挑战和解决方案。
【米联客-安路飞龙DR1-FPSOC】 UDP通信篇连载-02 MAC层程序设计
judy 在 周五, 09/06/2024 - 16:30 提交
前面我们介绍了以太网的基本概念，及涉及的各层协议格式，接下来我们通过设计Verilog程序来实现以太网各个子层的功能
FPGA数字信号处理基础 - 什么是频域?
judy 在 周五, 09/06/2024 - 09:47 提交
今天，就让我们一同深入这个充满魅力的数字信号处理基础——频域世界。
Teledyne e2v的双倍容量宇航级8GB DDR4存储芯片，针对高可靠性的空间应用
judy 在 周五, 09/06/2024 - 09:24 提交
这款超紧凑的弹性存储芯片提高了SWaP，可用于通信、地球观测、科学和边缘计算卫星等高级任务。
基于FPGA的数字信号处理（2）--Signed的本质和作用
judy 在 周四, 09/05/2024 - 15:42 提交
Verilog中的signed是一个很多人用不好，或者说不太愿意用的一个语法。因为不熟悉它的机制，所以经常会导致运算结果莫名奇妙地出错
FPGA设计实用分享02-XILINX的可参数化FIFO
judy 在 周四, 09/05/2024 - 10:03 提交
FIFO是FPGA项目中使用最多的IP核，一个项目使用几个，甚至是几十个FIFO都是很正常的。通常情况下，每个FIFO的参数，特别是位宽和深度，是不同的
使用 AI 构建下一代无线系统
judy 在 周四, 09/05/2024 - 09:42 提交
随着人类移动用户超过 71 亿，再加上无线机器对机器 (M2M) 连接日益增加，无线行业正经历着空前的需求高涨。工程师在设计无线系统和网络时面临的主要挑战是其复杂性