同步FIFO的设计
judy 在 周五, 08/24/2018 - 16:52 提交
作者：Kevin Zhang
本篇文章整理一下同步FIFO的实现。首先介绍一下FIFO的基础知识：
为智能硬件开发者、创客提供有关基于英特尔嵌入式处理器的应用技术介绍和合作伙伴方案介绍
技术
Xilinx SDK 初学之——API函数笔记(timer相关函数)
judy 在 周五, 08/24/2018 - 09:51 提交
初学Xilinx SDK的开发，下面记录使用到的API函数及自己的理解。若有误，还请指教。
1、XScuTimer_Config *XScuTimer_LookupConfig(u16 DeviceId)
Zynq-7000 ARM端helloworld实验
judy 在 周四, 08/23/2018 - 16:50 提交
作者：OpenSLee
1. 背景知识
Vivado使用技巧（13）——CSV文件定义IO Ports
judy 在 周四, 08/23/2018 - 16:48 提交
定义I/O Ports信息
每个完整的FPGA设计必然包含I/O Ports定义与配置环节。I/O Ports包含了FPGA内部信号、管脚、PCB之间的连接关系。常用的设计方法有两种：
Zynq串口调试中遇到的问题
judy 在 周三, 08/22/2018 - 16:45 提交
作者：圆宵，来源：FPGA那点事儿
用于高功率机器视觉闪光灯的 LED 驱动器
judy 在 周三, 08/22/2018 - 14:39 提交
作者：Keith Szolusha 和 Kyle Lawrence
Zynq中纯PL编程
judy 在 周三, 08/22/2018 - 09:48 提交
没接触zynq之前，只用过FPGA，在FPGA中用verilog编程简单明了，后来稍微学习过一点nios ii，就在FPGA中也用过一点点nios ii。所以在刚接触zynq的时候，我就感觉zynq跟altera的FPGA和nios ii的编程肯定会有一些相似的地方。
Vivado HLS 入门（二）
judy 在 周二, 08/21/2018 - 17:42 提交
作者：OpenS_Lee
1 概述
Xilinx SDK 初学之——PS对PL寄存器的读写控制
judy 在 周二, 08/21/2018 - 17:35 提交
对于FPGA编程时的v文件中的寄存器，在SDK编程时需要一些读写操作，以实现PS与PL部分的信息交换。下面用一具体例子记录所需要的步骤 。如若有误请指正。
Vivado使用技巧（12）——设置DCI与内部参考电压
judy 在 周二, 08/21/2018 - 09:35 提交
DCI与内部参考电压