LUT RAM，Xilinx VS Altera
judy 在 周二, 04/09/2024 - 09:26 提交
最近一些设计里需要极致的利用LUTRAM，借此总结下在Xilinx、Altera中LUT RAM的不同表现，一个“LUT”究竟能干哪些事儿。
为智能硬件开发者、创客提供有关基于英特尔嵌入式处理器的应用技术介绍和合作伙伴方案介绍
技术
MMCM/PLL的phase shift mode对STA的影响
judy 在 周一, 04/08/2024 - 15:01 提交
在 AMD FPGA 中，当 MMCM 或 PLL 原语的输出时钟属性 CLKOUT*_PHASE 非零时，通常会引入时钟相移。
智能工厂如何变得更灵活？只需用上这两类芯片！
judy 在 周二, 04/02/2024 - 15:24 提交
软件可配置硬件对于未来智能工厂必不可少，那么如何选择合适的器件呢？接下来我们从FPGA和可配置I/O两个大的分类来深入剖析。
如何使用 Signal Probe 进行 FPGA 调试
judy 在 周二, 04/02/2024 - 09:53 提交
英特尔 FPGA 设计软件 Quartus® Prime 包括多种调试功能
什么是 RNN（循环神经网络）？
judy 在 周二, 04/02/2024 - 09:29 提交
循环神经网络 (RNN) 是一种用于深度学习的网络架构
Versal- 在一个triplet中实现DDRMC和soft DDR4 controller
judy 在 周五, 03/29/2024 - 15:17 提交
在非常多的客户应用工程中，都会用到DDR4/LPDDR4来存取大容量数据
如何查找 AI 引擎 NoC 接口拼块的列位置？
judy 在 周四, 03/28/2024 - 14:16 提交
本文涵盖了 AI 引擎 NoC 接口拼块的位置查找方法。
白皮书 | 一种可扩展的自动驾驶方法
judy 在 周三, 03/27/2024 - 17:39 提交
探讨了汽车行业的未来发展，从 ADAS、主动安全性到有监督/无监督自动驾驶
FIR Compiler C-model如何设置参数
judy 在 周三, 03/27/2024 - 14:22 提交
本文介绍如何配置C-model参数和IP匹配。
AMD Versal AI Edge 自适应计算加速平台之PL通过NoC读写DDR4 实验 (4)
judy 在 周二, 03/26/2024 - 15:21 提交
本实验通过PL端Verilog代码直接读写ddr4，主要了解NoC的配置方法