Modelsim | FPGA 开发圈

Vivado2018 中使用modelsim联合仿真

judy 在周三, 06/10/2020 - 09:28 提交

vivado 中使用modelsim联合仿真

Modelsim的简单使用

judy 在周四, 04/30/2020 - 09:21 提交

对于FPGA开发而言，仿真是开发流程中必不可少的一步，也是非常重要的一步，仿真是将RTL代码模拟运行，得到module中信号波形，再进行功能分析的过程。强大的功能与速度兼具的modelsim仿真就是你开发过程的最合适的选择了，下面我以简单的24进制计数器带各位熟悉modelsim仿真流程及波形

Modelsim下uvm环境搭建

judy 在周一, 08/12/2019 - 09:11 提交

下载modelsim，这里用的是modelsim10.4版本。完成下载和安装，在安装文件夹中可以看到uvm-1.1d，这是我们使用的uvm版本。在uvm-1.1d/win64下有uvm_dpi.dll文件，这是已经编译过的uvm库。

modelsim中代码覆盖率使用详解

judy 在周一, 04/22/2019 - 14:43 提交

Modelsim代码覆盖率功能Code coverage，能报告出statement（语句）、branch（分支）、condition（条件）、expression（表达）、toggle（信号翻转）、fsm（有限状态机）等多种覆盖率情况

Vivado 2017调用Modelsim仿真

judy 在周四, 03/21/2019 - 14:25 提交

Vivado是Xilinx公司的FPGA开发工具，熟悉Xilinx的工程师应该对ISE比较不陌生，但是随着时代的发展，FPGA芯片进步很快，Xilinx也已经宣布不再对ISE进行更新，这就意味着Vivado将在以后的发展中逐渐取代ISE，所以掌握好Vivavo的使用，是一个FPGA工程师必备的技能。今天的文章主要是讲解怎么调用Modelsim进行仿真