SLR16

Xilinx 可变长度移位寄存器IP深度导致的延迟问题

judy 在 周四, 02/24/2022 - 10:30 提交

对于xilinx移位寄存器IP的使用而言，其内部为SLR16/SRL32实现。当位深小于32时，其可变延迟是正确的。当大于32，其可变延迟为相同延迟加1。