描述
在 I2C 接口中意外启用写入时， UltraScale 器件的 HW-SYSMON 出现问题。
这将使攻击者可直接写入接口。
有关技术细节，请参阅 (Xilinx Answer 71744)。
有关如何注册接收新设计咨询通知，请参阅（Xilinx Answer 18683）。
解决方案
此问题有两种解决方案。
如果您需要 SYSMON：
从器件内部监视...
技术
本文转载自：Xilinx技术社区微信公众号
本文来自Grace Sun, Xilinx Senior Tools Applications Engineer
用户在用第三方仿真器对Vivado设计做仿真的时候，面临的第一个任务就是做仿真库的编译。事实上，后续相当一部分碰到的问题都与仿真库编译相关。今天，我们就来梳理一下关于仿真库编译的方方面面。
为什么需要单独编译仿真库...
本文转载自：hankf@xilinx.com，文章转载自：PYNQ开源社区微信公众号
感兴趣者可与 pynq_china@xilinx.com 联系，共同合作拓展项目。
3D视觉数据与我们的生活已经密不可分，在无人机测绘、实时摄影测量、AR/VR等领域有许多应用。视频的实时处理需要大量的计算，而无人机等移动应用需要低功耗便携式设备。...
Zynq UltraScale+ MPSoC VCU DDR 控制器是一款专用 DDR 控制器，只支持在 Zynq UltraScale+ MPSoC EV 部件上与 Zynq UltraScale+ MPSoC VCU（H.264/H.265 视频编解码器）连用。
因此，调试将不同于 MIG 等传统 Xilinx DDR 控制器。
DDR PHY 与电路板调试：
Zynq...
描述
JEDEC LPDDR4 规范 JESD209-4B 的最新发布版本引入了在每次写操作突发前后都将 DQS_c 驱动至高位并保持一段时间的要求（4.13 写操作和屏蔽写操作 DQS 控制信号（WDQS 控制信号）），其详情如下：
“部分旧产品可能未提供下述 WDQS 控制信号。但是，为了防止出现写操作前同步信号相关故障，强烈建议为对应 LPDDR4-SDRAM 的两项 WDQS...
作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛
Zynq-7000和MPSoC有很多MIO管脚。如果外设有中断，也可以通过MIO驱动。
GPIO中断控制器
按下列模式，在GPIO的设备树里声明为中断控制器
&gpio0 {
#interrupt-cells = <2>;
interrupt-...
描述
在路由设计上使用-max_strategies 选项运行 report_qor_suggestions Tcl 命令时，会发生以下错误：
report_qor_suggestions -max_strategies 1
ERROR: [Common 17-69] Command failed: '-max_strategies' requires '-strategy' to...
作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛
PetaLinux(Yocto)里包含很多软件模块。大部分模块可以直接使用。如果有特殊需求，需要修改某些模块时，可以按下列办法先修改，测试成功后，再创建补丁，集成到PetaLinux(Yocto)工程里。
比如客户需要修改xorg.conf，可以采用下列方式完成。
选择工具devtool...
作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛
在调试模式下，Xil_Assert系列宏会调用Xil_Assert来检查参数是否正常。如果不正常，缺省情况下，没有打印，会进入死循环。
通过调用void Xil_AssertSetCallback(Xil_AssertCallback Routine)， 设置回调函数， 可以自己处理失败情况，比如增加打印...
本文转载自：Xilinx技术社区微信公众号
lspci 命令和 setpci 命令均为 Linux 发行版中原生可用的命令。
这 2 条命令均可提供多级输出，适合在不同时间点用于查看 PCI 总线上训练的不同组件的功能和状态。其中大部分功能均可反映《PCI Express 基本规范》中所需的配置空间寄存器。与大部分命令一样，在 Linux 中可通过运行“lspci --help”...
作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛
在VCU TRD 2019.1的Linux里，使用devemem读写内存，得到错误“devmem: mmap: Operation not permitted”。
root@zcu106_vcu_trd:~# devmem 0x40000000
devmem: mmap: Operation not...
作者：Scott Schweitzer，赛灵思技术布道师
过去三十年间，基于服务器的计算历经多次飞跃式发展。上世纪 90 年代，业界从单插槽独立服务器发展到服务器集群。紧接着在千禧年，产业首次看到双插槽服务器，再后来，多核处理器也问世了。进入下一个十年，GPU 的用途远远超出了处理图形的范畴，我们见证了基于 FPGA 的加速器卡的兴起。
随着 2020 年的到来，智能网卡，...
作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛
更换PetaLinux工程的HDF/XSA文件后，PetaLinux工程编译出现FSBL do_configureh错误。使用命令“petalinux-build -x mrproper -f ”，彻底清除工程，再编译工程，不再有问题。
错误记录如下：
DEBUG: Executing shell...
本文转载自：PYNQ开源社区微信公众号
感兴趣者可与 pynq_china@xilinx.com 联系，共同合作拓展项目。
冬天快要到了，细菌们到了卷土重来的季节，那么为了针对细菌的抗生素耐药性，我们该怎么快速地发现对应的药物呢？来自思克莱德大学（University of Strathclyde）的Ryan Greer在OpenHW2020中，利用了PYNQ上的支持向量机，...
作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛
使用Xilinx VCU TRD 2020.1 Audio工程测试1080p yuv422 10bit编码，软件报告VCU能力不足，错误信息是“Codec error: Channel creation failed, processing power of the available cores...
描述
当您多次执行 RPU 的挂起／恢复时，它只在挂起／恢复的第一个周期起作用。
在挂起／恢复的第二个周期，RPU 在第一次 IPI 调用时挂起。
解决方案
请使用附件中的补丁并将其应用到本地的 embeddedsw repo 中。
1) 克隆 embeddsw git 版本库，并检查 release-2019.2 分支：
$ git clone https://...
Linux 嵌入式设计中最基本的任务之一是创建用户应用程序。
在本篇博文中，我们将探讨如何在 Vitis™ 中使用 UIO 驱动框架创建简单的 Linux 用户应用。
1. 硬件设计
本次使用的是 Zynq UltraScale+ MPSoC ZCU104 评估板。但是，无论您使用任何器件，下列步骤都应适用。
先使用 Vivado® 来创建了块设计。建立了 Zynq...
作者：付汉杰，文章来源： 赛灵思中文社区论坛
使用Xilinx VCU TRD 2020.1 Audio工程测试1080p yuv422 10bit编码，软件报告VCU能力不足，错误信息是“Codec error: Channel creation failed, processing power of the available cores insufficient”。
root@...
作者： Adam Taylor
我们生活在一个由模拟构成的世界中。不过，数字处理的出现，为我们体验这个世界并与之互动带来了全新的方式，包括卫星导航、自动驾驶汽车、增强现实，当然还有那永远都离不了身的手机。
要想实时或者准实时地处理那么多信息，就必须要有强大的处理能力，这样的处理能力显然是受益于摩尔定律的。对于设计工程师而言，他们也可以从多种处理技术中来进行选择，...
在使用Linux外部源代码编译PetaLinux工程时，遇到错误“.kernel-meta/bsp_definition: Directory nonexistent”。执行“petalinux-build -x mrproper -f”清理PetaLinux工程，并且在Linux外部源代码目录执行“make mrproper”清理Linux外部源代码，再次编译PetaLinux工程，...
本文转载自：PYNQ开源社区微信公众号
感兴趣者可与 pynq_china@xilinx.com 联系，共同合作拓展项目。
过完秋高气爽季节，在北方又开始出现空气质量变差的情况。对于空气质量该如何进行预测并指导防护呢。西班牙萨拉戈萨大学(University of Zaragoza)的同学在OpenHW2020欧洲区的比赛中，在PYNQ-...
作者：Spaceships公司的CEO和创始人Rajan Bedi博士
为了发掘宇航市场的潜力，卫星运营商正通过提供增值服务，如超高分辨率成像、流媒体视频直播和星上人工智能，提升星上处理的能力以减少下行链路的需求。从2019年到2024年，高吞吐量载荷的市场需求预计增长12倍，带宽增加至26500 Gbps。
上述的所有应用都和存储器的容量和速度密切相关。...
增强型 CPRI (eCPRI) 技术在赋能下一代 5G 无线应用中的作用正变得越来越重要。赛灵思 Radio over Ethernet Framer (RoE Framer) 核是一整套 eCPRI 和下一代前传接口 (Next Generation Fronthaul Interface, NGFI) 系统解决方案中不可或缺的一部分。
赛灵思专为此提供了仿真工程和硬件演示。...
本指南提供有关使用、定制和仿真 DDR3 或 DDR4 SDRAM、LPDDR3 SDRAM、QDR II+ SRAM、QDR-IV SRAM 或 RLDRAM 3 接口内核的信息。它还描述了内核架构，并提供了定制和与内核接口的细节。
作者：Hank FU（付汉杰） ，hankf@xilinx.com，来源： 赛灵思中文社区论坛
测试环境
Xilinx ZCU106 单板
Xilinx VCU TRD2020.1
介绍
嵌入式Linux系统中，Linux直接管理所有CPU。默认情况下，系统的目标是提高吞吐率，而不是实时性。为了保证实时性，可以根据应用场景，对CPU实行更加精确的控制。常见的办法有...
作者：Hank FU 付汉杰 hankf@xilinx.com，来源： 赛灵思中文社区论坛
测试环境
Xilinx ZCU106 单板
Xilinx VCU TRD2020.1
Linux 内核配置
根据文档Docker on Zynq Ultrascale+ (Xilinx Yocto Flow)，在PetaLinux工程的文件project-spec/meta-...
描述
如果在 85 摄氏度以上的工作温度下运行，DRAM 需要更频繁地更新。
对于 PS DDR4/DDR3，更新周期必须减半。如果不进行调整，可能会出现数据丢失／损坏的情况。
解决方案
要解决此问题，可修改 psu_init.c：
1. 将更新间隔更改为当前设置的 1/2。找到行 PSU_Mask_Write(DDRC_RFSHTMG_OFFSET,...
作者：付汉杰，来源： 赛灵思中文社区论坛
在一个工程里，有两个Xilinx AXI DMA。其中一个AXI DMA设备是用于调试的。任何时候，其实只使用一个设备AXI DMA设备。
软件使用了bperez77_xilinx_axidma的内核和用户态驱动。bperez77_xilinx_axidma要求接收通道，和发送通道的xlnx,device-id不一样。...
描述
在读取 IBERT 的自适应环路代码时，出现了与 DMONITOROUT 的期望值不同的值。
解决方案
对于 UltraScale+ GTH 收发器而言，签名了一些 RX 均衡自适应环路。
用户指南的数字监控器 (DMON) 部分向用户展示了如何读取自适应环路的当前状态。
对于无签名自适应环路，从 DMONITOROUT 端口读取的值是量级值。...
描述
OneSpin 工具可验证综合和实现过程（即 RTL 和综合网表）中任意两个步骤之间的功能等效性
本答复记录涵盖有关 OneSpin 支持版本的详细信息，以及设置 OneSpin 以测试 Vivado 综合生成的网表的基本流程。
解决方案
OneSpin 支持 Vivado 生成的网表文件 (.v/.vhd)，该文件可作为等效校验的输入。
注：在调用以下命令前，...
要查找有效 Xilinx 部件号的出口控制分类号 (ECCN)，请使用以下工具：
https://xapps9.xilinx.com/ebsextn/gtc
有关有效 Xilinx 部件编号，请参阅以下产品数据表：
https://china.xilinx.com/support.html#documentation
如欲了解有关原产国的详细信息，请发送电子邮件至...
描述
Zynq UltraScale+ MPSoC TRM 包含一个详细介绍 PS 及 PL SYSMON 时钟的部分。
它说明 SYSMON 的数字参考时钟是 LPD_LSBUS_CLK：
“SYSMON 时钟由接口时钟驱动。接口时钟被划分为使用 CONFIG_REG2 [clock_divide] 位字段生成 ADC 时钟。
PL SYSMON 时钟基于...
本文转载自： Xilinx技术社区微信公众号
这是《创建 Vitis 加速平台》系列的第 4 篇博文。
在本系列博客的前几篇博文中，我们讲解了如何创建硬件和软件工程。下一步，我们将讲解如何在Vitis™中封装此工程。
随后，我们将在 Vitis 中通过创建简单应用并对其进行加速，以便对该工程进行测试。
创建应用：
启动 Vitis 并创建应用工程。
选择“...
作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛
刚启动MPSoC的VCU解码器时，解码器先分析码流，得到分辨率信息后再调用回调函数分配buffer。这会耗费时间，增加延迟。如果希望减少延迟，可以使用prealloc-args参数，提前指定视频分辨率信息，提前分配buffer。
prealloc-args参数的格式是“--prealloc-...
描述
使用 2018.2 Ultra96 PetaLinux BSP 构建图像时，如果我在 Matchbox 桌面点击关断图标，电路板不关断。
服务器窗口会关闭，屏幕变为空白，但电路板还在运行。
解决方案
在 Ultra96 电路板的 2018.2 PetaLinux BSP 中，这是一个已知问题。
解决该问题，请按以下步骤操作。
1.在 meta-user...
本文列出了能够与 Vivado 设计套件联用的支持性第三方仿真器。
这些也在随该软件一起发布的“Vivado 设计套件用户指南：版本说明、安装与许可” (UG973) 中列出。
Vivado Design Suite 2019.2
Mentor Graphics ModelSim SE/DE/PE (2019.2)
Mentor Graphics Questa 高级仿真器...
与普通 NIC 相比，SmartNIC 整合了更多的计算资源。但是这些架构就像雪花一样各不相同，因此我们将深入研究规模最大、最受欢迎的供应商所提供的几种方法。
正文：
普通网络接口卡 (NIC) 是围绕单独的专用集成电路 (ASIC) 构建的，该集成电路被设计成以太网控制器。这方面的典型示例包括迈络思的 ConnectX 系列、博通的 NetXtreme 以及赛灵思的...
在查看XILINX的时序文档中，对于InputDelay = Tcko, Tcko为时钟有效延到来时，D触发器从D端到Q端的时间，也可以叫CLOCK TO OUTPUT DELAY，寄存器输出延时。这个参数在一般的ADC手册里面，都找不到该参数，只有建立时间和保持时间。如何找这个Tcko的值?
对于Tcko，注意一下下图里面对这个Tcko的定义。
上图里有两段valid...
作者： Hello，panda，来源： ZYNQ分享客微信公众号
最近有不少同学在使用ZCU104开发板时遇到板上电压VADJ__FMC无输出的情况，熊猫君在这里越俎代庖冒充FAE做一下回答：
（1） 手册UG1267确实有标明VADJ__FMC默认输出1.8V；
（2） 该电压由U180产生（英飞凌多路输出电源管理芯片IRPS5401的通道D），...
MATLAB® 和 Simulink® 使用基于浮点的建模来确保算法仿真的高精度计算。转换为定点会降低数学精度，并且转换期间，在数据类型字长和数学精度之间取得适当的平衡会比较困难。对于需要高动态范围或高精度的计算（例如具有反馈回路的设计），定点转换可能会花费数周或数月的工程时间，并且会导致定点字长较大。
从 R2016b 版本开始，您就可以使用 HDL Coder™ 本机浮点库直接从...
作者：Greg Martin，赛灵思公司战略市场营销总监
AI 已经开始改变我们生活的方方面面，推动了显著的社会进步。从自动驾驶汽车到 AI 辅助医疗诊断，我们正处于一个真正的变革时代的开端。
但是，有机遇就会有挑战。AI 推断作为采用经训练的机器学习算法开展预测的过程，无论是部署在云端、边缘还是终端，都要求在严格的功耗预算下提供优异的处理性能。普遍的看法认为，仅凭 CPU...
作者：Stephen MacMahon，来源： 赛灵思中文社区论坛
注意：本论坛博客所有内容皆来源于Xilinx工程师，如需转载，请写明出处作者及赛灵思论坛链接并发邮件至cncrc@xilinx.com，未经Xilinx及著作权人许可，禁止用作商业用途
这是《创建 Vitis 加速平台》系列的第 3 篇博文。在前文中，我们讲解了如何创建硬件和软件工程。在本文中，我们将讲解如何在...
描述
我已从预先构建的固定 XSA 创建了一个 VCK190 平台，其位于 \Vitis\2019.2\data\embeddedsw\lib\fixed_hwplatforms：
但 PDI 编程失败，出现以下错误：
xsdb% device program "test/_ide/bootimage/resources/vck190.pdi"
aborting, 1...
描述
当使用 Dynamic Function eXchange（部分重新配置）流程时，该工具报告显示成功生成了比特流，没有 DRC 错误，但生成的部分比特流不正确。
部分比特流下载后，时钟停止运行。
解决方案
下面所显示的网表结构会在 Vivado 2019.1 中导致该问题。请注意，一个分区 (SH) 中的一个 BUFGCE 正在驱动另一个分区 (CL) 中的一个...
无论是设计测试和测量设备还是汽车激光雷达模拟前端（AFE），使用现代高速数据转换器的硬件设计人员都面临高频输入、输出、时钟速率和数字接口的严峻挑战。问题可能包括与您的现场可编程门阵列（FPGA）相连、确信您的首个设计通道将起作用或确定在构建系统之前如何对系统进行最佳建模。
本文中将仔细研究这些挑战。
快速的系统开发
开始新的硬件设计之前，...
描述
本设计咨询涵盖了如下实现问题：时钟在驱动 UltraScale 或 UltraScale+ 架构的物理层块 (PHY) 时可能执行错误的反相操作。
使用 Vivado 2020.1 或 Vivado 2020.1.1 时，PHY BITSLICE site 中包含的可选反相器 IPHY_OCLK_OPTINV 基于 INVERT 属性可能执行错误的反相操作。
症状...
描述
本设计咨询涵盖了如下实现问题：时钟在驱动 UltraScale 或 UltraScale+ 架构的物理层块 (PHY) 时可能执行错误的反相操作。
使用 Vivado 2020.1 或 Vivado 2020.1.1 时，PHY BITSLICE site 中包含的可选反相器 IPHY_OCLK_OPTINV 基于 INVERT 属性可能执行错误的反相操作。
症状...
作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛
ZDMA应用例子xzdma_simple_example.c 缺省只运行一次。
在XZDma_SimpleExample()里的XZDma_SelfTest( )之后，把运行部分放进一个循环体，可以多次运行。测试工具是Xilinx SDK 2018.2.
但它没有清除 Total byte...
作者：Softnautics 市场营销总监 Prasant Agarwal
解决方案总监 Ranganathan SK
文本是人类最具智慧、最有影响力的创造之一。文本中所蕴含的丰富、精确的高级语义可以帮助我们理解周遭世界，并用于构建可部署在真实环境中的自主运行解决方案。因此，自然环境下的自动文本读取，也称为场景文本检测/识别或 Photo OCR（Optical Character...
描述
XAPP1305 提供一个带 PCS/PMA 内核的 SGMII 示例，称之为“PS EMIO SGMII”。
它不使用 FPGA 外部的 PHY 设备。
对于我的使用案例，我想使用具有 SGMII 接口的外部 PHY 来连接。
Linux 只能通过在设备树中设置 phy-handle 的 MDIO 管理一个 PHY。
这个系统中有两个 PHY。怎么管理这两个...