技术

本文转载自： XILINX技术社区微信公众号 本篇博文主要讲解了动态更改 UltraScale/UltraScale+ GTH/GTY 收发器线速率设置的方法。 您是否曾想过要使用 UltraScale/UltraScale+ GTH/GTY 收发器来动态更改线速率设置？ 有许多客户会将 GTH/GTY 收发器用于其自己的通信协议，因此询问我们如何才能使用收发器来更改线速率...

作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛 MPSoC 为PL提供了96个GPIO，通过EMIO管脚链接到PL。 普通PL设计，一般只会用到几个GPIO管脚。可以使用Vivado IPI中的Slice IP， 从其中分出指定数量的管脚。 Slice配置界面 上图中，输入宽度是95，因为pl_reset占用率一个管脚。...

作者：付汉杰，hankf@xilinx.com，文章转载自：博客园 在ZCU106上，使用VCU TRD的MIPI的例子，可以从MIPI摄像头采取图像数据，并使用GStreamer推送到HDMI显示器上。 echo -e "\n\nXilinx CSI2 Rx Subsystem Information: " dmesg | grep -i "Xilinx CSI2 Rx...

本文转载自： XILINX技术社区微信公众号 通过之前的博文，我们已经学会了如何使用 Report QoR Assessment (RQA) 和 Report QoR Suggestions (RQS) 来改进总体设计分析以及设计的时序收敛体验。 本篇博文将通过一个具体设计示例来演示如何在实现流程中将 RQA 与 RQS 结合使用。 RQA 能为设计提供评估得分，...

本文转载自：PYNQ开源社区 微信公众号 感兴趣者可与 pynq_china@xilinx.com 联系，共同合作拓展项目。 本文内容以采访上海科技大学哈亚军教授，姜伟雄博士整理所成。 关于DAC-SDC比赛详细情况，请参考上一篇文章：快讯|中国团队包揽顶会DAC-SDC竞赛冠亚军 来自上海科技大学的SkrSkr队脱颖而出获得亚军。作品以2019年DAC-...

本文转载自：ILINX技术社区 在某些情况下，比如远程工作时，可能需要访问本地不可得的器件。 本篇简介教程演示了如何共享并访问位于远程实验室内的开发板或归同事所有的开发板。 本教程分 2 个部分： 第 1 部分：必须由开发板所有者执行的任务。 第 2 部分：必须由此开发板的访问者执行的任务。 步骤 1：共享开发板 将此开发板通过 USB...

本文转载自：PYNQ开源社区微信公众号  ORB特征是一种图像识别、追踪和匹配中常用的特征，大名鼎鼎的ORB-SLAM就是使用的这一特征。它提取FAST特征点，并通过特征点附近的窗口矩计算特征点的方向，含方向的FAST特征也被称为oFAST特征。对提取到的oFAST特征，进一步计算BRIEF描述子。ORB特征包含了两部分，一是特征点位置，二是它的BRIEF 256位描述子。...

现代 RF 信号链对于跨多通道的数据转换器性能具有极高的要求。换言之，对于赛灵思 RF Data Converter 而言，关键要求之一是在多个 ADC/DAC Tile、RFSoC 器件甚至开发板之间都必须保持同步。 了解赛灵思如何探索多块同步 (Multi-Tile Synchronization) 问题解决之道，以支持实现波束成形、大规模 MIMO (Massive MIMO)...

作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛 在OpenAMP的应用程序中，经常看到地址被设置成RPMSG_ADDR_ANY。在通信过程中，为什么可以把源地址、目的地址设置成任意值？ 这个宏的名字不够清楚，它的本意是让系统自动选择。如果设置源地址为RPMSG_ADDR_ANY，则系统自动选择一个空闲的源地址。...

什么是EasyDL？ EasyDL是百度大脑推出的定制化AI训练及服务平台，支持面向各行各业有定制AI需求的企业用户及开发者使用。支持从数据管理与数据标注、模型训练、模型部署一站式AI开发流程，通过原始图片、文本、音频、视频类数据经过EasyDL加工、学习、部署可发布为公有云API、设备端SDK、本地化部署及软硬一体产品。 百度大脑EasyDL怎么玩转AI？ 01....

作者：范龙飞 文章来源：MYMINIEYE微信公众号 1.FSK信号的解调原理 FSK信号的解调也有非相干和相干两种，FSK信号可以看作是用两个频率源交替传输得到的，所以FSK的接收机由两个并联的ASK接收机组成。 (1)相干解调 相干解调是利用乘法器，输入一路与载频相干的参考信号与载频相乘，通过低通滤波，滤除高频信号，即得原始信号，FSK经过带通滤波之后，...

作者：范龙飞 ，文章来源：MYMINIEYE 一 .滤波器介绍 滤波器是一种用来减少，消除干扰的电器部件，有对特定频率的频点或该频点以外的频率信号进行有效滤除，从而实现消除干扰、获取特定频率信号的功能。数字滤波器相比模拟滤波器，有着更高的精度、信噪比、无可比拟的可靠性。 FIR，IIR是数字滤波器中最常见的两种滤波器。FIR滤波器是有限冲击响应，最主要特点是没有反馈回路，...

本文转载自： XILINX技术社区微信公众号 本篇博文将为您演示如何创建 AXI CDMA Linux 用户空间示例应用。 示例设计将在 Zynq UltraScale+ RFSoC ZCU111 评估板上实现通过 AXI CDMA 把数据从 PS DDR 传输至 AXI BRAM。 适用平台 Vivado 和 PetaLinux 2019.2。 Zynq...

介 绍 对实时视频流的需求给视频服务提供商带来了严峻挑战，因为他们必须在管理基础设施和互联网带宽运营成本的同时，还要为客户提供高质量体验。鉴于视频转换的计算强度，转码不断推升对灵活应变硬件加速的需求。 如今，视频服务提供商运用新一代压缩标准和自适应比特率 (ABR) 视频流协议，在保障高质量视频分发的同时对带宽进行管理。然而，两种方法虽都能降低比特率，但却会提高计算的复杂性。...

导 读 近日，赛灵思发布重磅消息，同时推出两款易于扩展的、超高密度视频转码专用视频实时转码一体机。基于新型的赛灵思实时服务器（ Xilinx RT Server）参考架构，两大全新一体机将双管齐下，助力当今服务提供商以每通道最低成本提供视频质量和比特率优化的多种类型应用。自本期开始，我们将通过一系列解密文章，为您揭开这一与众不同的实时转码一体机... 方案介绍...

作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛 一个工程师打算在命令行里编译Xilinx SDK工程，以便集成进入其它自动化构建工具。Xilinx SDK工程都支持在命令行编译。在命令行里编译Xilinx SDK工程前，需要执行call C:/Xilinx/SDK/2019.1/settings64.bat，设置编译环境。...

作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛 MPSoC A53执行的第一条代码定义在BSP工程的目录\psu_cortexa53_0\libsrc\standalone_v7_0\src\asm_vectors.S里。 去掉Xen相关代码后，简化如下： .org 0 .section .vectors, "a"...

概述 Zynq® UltraScale+™ MPSoC 系列基于 Xilinx® UltraScale™ MPSoC 架构，在单个器件中集成了功能丰富的、基于 ARM 的 64 位四核或双核处理系统 (PS) 和 Xilinx 可编程逻辑 (PL) UltraScale 架构。此外，还包括片上存储器、多端口外部存储器接口以及丰富的外设接口，尤其是 16.3 Gbps GTH 收发器，...

作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛 MPSoC EV 系列支持H.265编解码。在规格中，1080p编解码都可以达到8路1080p30，总体相当于1080p240。使用2018.3 VCU TRD 实际测试，性能更好。按如下测试，编码每路的帧率达到达到45，总体相当于1080p350；解码总体相当于1080p390。编码时，每路的CPU负载在15...

作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛 1. MicroBlaze AXI访问返回DECODE1C 在ZC702单板上，MicroBlaze通过IC/DC端口连接到PS S_AXI_GP0，MicroBlaze读取OCM，得到值DECODE1C。 DECODE1C is returned by the AXI Interconnect if it...

作者：Parker Holloway,来源：赛灵思中文社区论坛 Parker Holloway 在赛灵思工作仅有一年多的时间，他专注于边缘平台和加速设计工作。他对这些主题的关注来自于对 FPGA 和 ACAP 器件上以软件为中心的算法设计方法的兴趣，尤其是在计算机视觉和机器人领域。Parker 毕业于南卫理公会大学，居住在得克萨斯州达拉斯 。 导读 Ultra 96™...

作者：付汉杰，hankf@xilinx.com，文章转载自：博客园 1. Vivado里关闭R5/A53/GPU 有些应用中，需要降低Xilinx MPSoC的功耗。缺省设置中，R5/GPU都被使能。如果需要省电，可以在Vivado里关闭R5/GPU。步骤如下： 选中 MPSoC IP，在右键菜单中选择Block Properties. 在窗口Block Properties中，...

作者：范龙飞 ，文章来源：MYMINIEYE微信公众号 1. ASK信号的解调原理 振幅键控信号的解调主要有包络检波和同步检测两种方法，后者又被称为相干解调。 (1)相干解调 相干检测器组成的原理如下所示： ASK相干解调原理 由图可知，输入信号和相干载波在乘法器中相乘，然后由低通滤波滤除所需要的基带波形，然后通过判决输出解调后的基带数据，...

作者：付汉杰，hankf@xilinx.com，文章转载自：博客园 运行 Xilinx Low Latency PL DDR XV20 HDMI Video Capture and Display，可以测试HDMI输入输出，和VCU的低延时编码。Xilinx wiki的文章MPSoC VCU TRD 2019.2 - Xilinx Low Latency PL DDR XV20 HDMI...