作者： 品客，来源： PYNQ开源社区微信公众号
感兴趣者可与 pynq_china@xilinx.com 联系，共同合作拓展项目。
近日Xilinx，AWS还有Spline.AI 联合开发了开发X射线分类深度学习模型和参考设计。团队依靠30,000张肺炎图像和500张COVID-19图像来训练深度学习模型，从而实现了高精度和高预测速度。该训练数据将提供给包括美国国家卫生院，...
技术
作者：Hong Han，来源： 赛灵思中文社区论坛
注意：本论坛博客所有内容皆来源于Xilinx工程师，如需转载，请写明出处作者及赛灵思论坛链接并发邮件至cncrc@xilinx.com，未经Xilinx及著作权人许可，禁止用作商业用途
有时我们需要在设计网表的基础上微调一下逻辑，这样可以无需修改代码，也无需重新做综合，在设计调试中可以节省时间同时维持其他逻辑无任何改动....
作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛
1. 介绍
有工程师反馈,使用A53交叉编译器直接编译最简单的C文件,编译器也报告。"stdio.h: No such file or directory"
aarch64-xilinx-linux-gcc -c hello.c -DPLATFORM_ZCU106 -std=c11 -o hello.o...
在Ubuntu上安装Vitis2020.1或Vivado 2020.1时，常常会遇到安装不成功，报告以下错误：
./xsetup
Exception in thread "SPLASH_LOAD_MESSAGE" java.lang.IllegalStateException: no splash screen available
at java.desktop/java.awt....
对新设计方法的需求
当今日益复杂的电子产品中所使用的先进设计正在不断对器件密度、性能和功耗的极限发起挑战，同时也对设计团队提出了挑战，要求他们在限定的预算内按时完成设计目标。
应对这些设计挑战的高效方法之一是将更多时间投入到更高的抽象层，这样即可最大程度缩短验证时间和提升工作效率。对新设计方法的需求在下图中得到了充分体现，其中每个区域的面积分别代表设计流程中每个阶段的开发工作量的比例...
作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛
1. 介绍
有工程师反馈R5引导A53和R5的应用程序后，A53和R5的应用程序没有正确执行。因此做了一个MPSoC R5引导4个A53和两个R5的应用程序的例子。
2. FSBL
MPSoC的FSBL能引导多个CPU的应用程序。工程师可以不理解上述寄存器的细节。如果boot....
作者：Stephen MacMahon，来源： 赛灵思中文社区论坛
注意：本文内容皆来源于Xilinx工程师，如需转载，请写明出处作者及赛灵思论坛链接并发邮件至cncrc@xilinx.com，未经Xilinx及著作权人许可，禁止用作商业用途。
这是《创建 Vitis 加速平台》系列的第 2 篇博文。在前文中，我们讲解了如何创建硬件以及如何通过 XSA 将元数据 (metadata...
本手册详细介绍 Vivado工具的功能特色，包括 FPGA 设计的逻辑和时序分析以及工具生成的报告和消息。探讨达成时序收敛的方法，包括审查时钟树和时序约束、设计布局规划以及实现运行时间与设计结果的平衡。
作者：Scott Schweitzer，来源：Xilinx赛灵思官微
普通 NIC 定位于高效迁移服务器的网络数据包，通常包括不同程度的为优化性能而设计的传统卸载。SmartNIC 整合了多方面的附加计算资源，但是这些架构就像雪花一样各不相同，因此，我们将深入研究规模最大、最受欢迎的供应商所提供的几种方法。
普通网络接口卡（NIC）是围绕单独的专用集成电路（ASIC）构建的，...
本文转载自： PYNQ开源社区微信公众号
感兴趣者可与 pynq_china@xilinx.com 联系，共同合作拓展项目。
Fractal（分形图形），是由IBM研究室的数学家曼德布洛特（Benoit.Mandelbrot，1924-2010）提出的，其维度并非整数的几何图形，而是在越来越细微的尺度上不断自我重复，是一项研究不规则性的科学。下面是一个最简单的例子，...
针对 5G 蜂窝和机器学习 DNN/CNN 等计算密集型应用，赛灵思的新型矢量处理器 AI 引擎由 VLIW SIMD 高性能处理器阵列构成，与传统的可编程逻辑解决方案相比，功耗减半，芯片计算密度提升高达 8 倍。
迎来 AI 引擎
多项技术的发展正在促使对更高非线性计算密度的需求。随着 5G 技术的发展，大规模 MIMO、多天线、多频带等新技术所导致的复杂性比 4G 高百倍。...
本文转载自：矩阵元微信公众号
隐私计算与密码学
数据已经成为数字经济时代最重要的生产要素，成为企业和机构的核心资产，而数据价值的体现则是数据的隐私保护。传统的面向静态数据保护的安全手段已经无法满足数据在跨企业、跨机构之间流通的需求。
隐私计算作为新兴技术为数据的安全流动提供了新的可能性，即使在数据融合、计算的过程中，也可以保证数据的隐私。...
作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛
1. 介绍
Xilinx VCU TRD 集成了图像和视频编解码功能，生成的根文件系统比较大，2020.1的rootfs.cpio.gz大约有114MB。工程师可以根据自己需要裁剪，减少根文件系统大小。
在Ubuntu下，解压rootfs.cpio.gz，得到rootfs.cpio，再解压，得到就是文件了...
本文转载自：Xilinx技术社区微信公众号
赛灵思为 FPGA 和 MPSoC 器件中所有受支持的 I/O 标准提供了 I/O 缓存信息规范 (I/O Buffer Information Specification, IBIS) 模型。
本篇博文旨在提供有关如何为可编程逻辑 (PL) 和处理器系统 (PS) 多用途 I/O (MIO) 进行 IBIS 模型名称解码的指导信息。...
本文转载自：PYNQ开源社区微信公众号
设计说明
本设计使用Ultra96开发板，使用InceptionV3网络，以及Vitis-AI的量化编译工具链，制作了一个五花分类装置。
本设计目的：利用Xilinx的DPU（Deep learning Processing Unit）IP，Vitis-AI工具链，快速的在FPGA上部署深度学习网络。
学习到的知识点：Keras...
1. Author
Hank Fu (付汉杰) Staff FAE embedded, Xilinx, Inc. hankf@xilinx.com
2. 问题
有工程师反映，在编译PetaLinux工程时，出现大量Taskhash mismatch错误。工程还没有编译完成，检查build.log，已经出现超过200个的Taskhash mismatch错误。...
本文转载自： Xilinx技术社区微信公众号
赛灵思致力于为所有开发人员开启一种新的设计体验！
Vitis统一软件平台可以在包括FPGA、SoC和Versal ACAP在内的异构Xilinx平台上开发嵌入式软件和加速应用程序。它为加速边缘计算、云计算和混合计算应用程序提供了统一的编程模型。
利用与高级框架的集成，使用加速库用C、C++或Python开发，或使用基于RTL-...
1. Author
Hank Fu (付汉杰) Staff FAE embedded, Xilinx, Inc. hankf@xilinx.com
2. 问题
有工程师反映，根据MPSoC SWDT在Standalone下的例子xwdtps_polled_example.c，不能实现MPSoC的PS复位。SWDT例子来自于目录\Xilinx\SDK\2018.3\data\...
作者：Lauren Gao，来源： Xilinx赛灵思官微微信公众号
FPGA 设计是有章可循的，如果用的是 Xilinx 的 FPGA，这个“章”就是 UG949。最新版的 UG949 是 2020.1 版本，整个文档共六大章节 306 页（点击此处查看《UltraFast 设计方法指南》）。对于如此之多的内容该如何消化吸收呢？首先，了解一下 UG949...
作者： Scott Schweitzer，来源： Xilinx赛灵思官微微信公众号
智能手机似乎迎来了“智能”化的时代，并掀起了物联网（IoT）革命。那么，是什么让 SmartNIC 实现了智能化？是硬件、编程还是其他什么？
网络接口卡（NIC）自 20 世纪 80 年代中期第一台 PC 推出后不久便开始投放市场，但我们在过去的几年里才看到 SmartNIC 的出现。...
作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛
1. 概述
MPSoC是Xilinx基于16nm工艺推出的异构计算平台，由于灵活、稳定，在业界得到了广泛的使用。异构计算是一个比较新的领域，需要协调硬件设计、逻辑设计、软件设计，对工程师的要求很高。实际设计过程中，很多工程师对实现PS/PL之间的数据交互感到头疼。
本文将介绍主要的PS/...
本文转载自： PYNQ开源社区微信公众号
感兴趣者可与 pynq_china@xilinx.com 联系，共同合作拓展项目。
PYNQ作为一套开源框架，其一大优势是软件框架的兼容性，正如PPT中介绍的，基于PYNQ框架，我们不仅可以接入常用的Numpy, Pandas等，也可以接入机器人操作系统ROS。
ROS，PYNQ...
作者：付汉杰，hankf@xilinx.com，文章转载自：博客园
UBoot作为boot loader，默认留给malloc分配的内存的大小有限。这个大小由宏TOTAL_MALLOC_LEN定义。它在include\Common.h文件里，从宏CONFIG_SYS_MALLOC_LEN派生出来。
初始化过程中，从board\xilinx\zynqmp\Board_r....
您是否想创建自己带有 AXI4-Lite 接口的 IP 却感觉无从着手？本文将为您讲解有关如何在 Vitis HLS 中使用 C 语言代码创建 AXI4-Lite 接口的基础知识。
在本教程中，我们将来聊一聊有关如何在 Vitis HLS 中使用 AXI4-Lite 接口创建定制 IP 的基础知识。如果您是 AXI 初学者，并且想要熟悉一下相关的基本术语和背景知识，请参阅教程 AXI...
作者：Mike Thompson，赛灵思 Virtex UltraScale+ FPGA 与 Versal Premium ACAP 高级产品线经理
AI 无处不在、随时在线和以数据为中心的时代，正催升对更高带宽的需求，而这已经超出了当今技术和产品尺寸的能力范畴，世界需要一种当前 CPU 和 GPU 技术所无法企及的更高效、更普及、普适的计算，自适应计算应运而生。
AI无处不在，...
作者：姚颂
AI 观察室是 Xilinx 在 2020 年打造的全新 AI 专栏，旨在分享产业洞见、解读前沿技术与热门应用。欢迎所有致力于 AI 研究与应用的有识之士投稿至： China_PR@xilinx.com
本期导读
Hot Chips，全球高性能芯片领域最负盛名的业界盛会！虽受疫情影响，本届 Hot Chips 会议报告质量依然非常之高，涵盖范围也非常之广。在...
作者：付汉杰，文章转载自：博客园
客户收到新买的ZCU106，运行Xilinx的linux正常。使用的Xilinx SDK 2018.3调试自己创建的helloworld时却出现异常，程序跑飞。
在Vitis 2020.1下创建的helloworld后，使用psu_init初始化，也出现程序跑飞的情况。
在2020.1命令行下，使用psu_init初始化芯片，...
本文转载自： PYNQ开源社区微信公众号
感兴趣者可与 pynq_china@xilinx.com 联系，共同合作拓展项目。
日常拍照时，我们有时会遇到拍出来的照片失焦的情况。如果拍下的瞬间比较难得，这样的情况就更加可惜了。但是，利用FPGA进行编程，这些照片可能还能”拯救一下“！
今天，小编为大家带来暑期学校优秀项目之失焦图像去模糊系统的分享。...
本文转载自： Xilinx技术社区微信公众号
1. 什么是SEU现象
由于高能粒子的撞击，器件的存储单元内容有可能受到干扰，甚至出现翻转。这种单个存储单元的翻转现象（原有内容为0的变成1；或者原有为1的变成了0）就称为SEU （Single Event Upset）。
正常情况下，SEU现象不会导致器件的永久性损坏，并且通过重新配置器件即可纠正。...
PYNQ开源社区微信公众号
感兴趣者可与 pynq_china@xilinx.com 联系，共同合作拓展项目。
本期小编继续为大家带来暑期学校优秀作品分享之加密算法相关项目！对计算机安全或者密码学感兴趣的同学千万不要错过哟！
所有项目均在GitHub开源，链接已在各项目介绍后附上。
AES加密算法在AWS物联网中的应用
项目目的：为了满足当下在信息安全领域的广泛需求...
本文系《创建 Vitis™ 加速平台的简单指南》的第1部分。（您可通过下列链接查看其它各部分：第 2 部分：在 PetaLinux 中为加速平台创建软件工程 ；第 3 部分：在 Vitis 中封装加速平台 ；第 4 部分：在 Vitis 中测试定制加速平台 ）。
在本文中，我们将讲解如何在 Vivado® Design Suite 中完成平台准备工作，以便将其用作为 Vitis...
1. 作者
付汉杰 hankf@xilinx.com
2. 测试环境
ZCU106 Rev 1.0
Vivado 2020.1
PetaLinux 2020.1
VCU TRD 2020.1
3. Mixer的硬件设置
将VCU TRD 2020.1 的Vivado工程中的Mixer的Layer 8按如下修改。
Video format修改为BGRA8...
描述
在《Virtex UltraScale+ FPGA 数据手册》(DS923) 中，XCVU27P-3E 器件和 XCVU29P-3E 器件的最低量产软件和速度规格已从 Vivado 工具 2019.2 v1.28 更新至 Vivado 工具 2020.1.1 v1.30。
XCVU27P-3E 器件和 XCVU29P-3E 器件的速度文件参数以及速度/温度等级在 2020.1.1...
如今，基于深度学习（DL）的人工智能（AI）应用越来越广泛，不论是在与个人消费者相关的智能家居、智能驾驶等领域，还是在视频监控、智慧城市等公共管理领域，我们都能看到其身影。
众所周知，实施一个完整的AI应用需要经历训练和推理两个过程。所谓“训练”，就是我们要将大量的数据代入到神经网络模型中运算并反复迭代，“教会”算法模型如何正确的工作，训练出一个DL模型。而接下来，...
描述
在《Zynq UltraScale+ MPSoC 数据手册》(DS925) 中，XAZU7EV-1Q 器件与 XAZU11EG-1Q 器件的最低量产软件和速度规格已从 Vivado 工具 2019.1.1 v1.26 更新至 Vivado 工具 2020.1.1 v1.30。
汽车级 Zynq UltraScale+ 器件的速度文件参数在 2020.1.1 版中已更新，...
作者：Olivier Tremois（AI 引擎工具市场营销部门）和 Florent Werbrouck（赛灵思技术支持产品应用工程师）
Versal ACAP 简介
Versal 自适应计算加速平台 (ACAP) 是基于 TSMC 7nm FinFET 工艺技术构建的最新一代赛灵思器件。它利用高带宽片上网络 (NoC) 将代表处理器系统 (PS) 的标量引擎、代表可编程逻辑 (PL...
本文转载自：PYNQ开源社区微信公众号
感兴趣者可与 pynq_china@xilinx.com 联系，共同合作拓展项目。
摄像头之于计算机，就如同眼睛之于人类。我们认识世界，首先就是从像视觉这样的感官开始的。在利用感官获取信息后，我们将其筛选过滤，再将其储存至大脑中。那么，对于计算机来说，它是如何利用设备认识世界的呢？其过程，又与人类认识世界有哪些相似的地方呢？本期，...
作者：Manuel Uhm ,赛灵思芯片市场营销总监
在我与客户交流时，常被问到这个问题。也许措辞并非完全如此，但大致是下面这样：“为什么我要升级到 Versal™ ACAP（点击此处了解）？现在是时候这样做了吗？”
这是一个很好的问题，而且答案也很简单，那就是——“具体情况具体分析”。
好吧，也许这样的答案根本不简单！公正地说，有诸多因素需要考虑，...
作者：Harpinder Matharu，赛灵思有线与无线事业部技术市场高级总监
在 5G 商业化方兴未艾之际，对于 5G 能给我们这个日益互联的世界带来哪些影响，人们充满憧憬。
事实上，随着 5G 技术得到更广泛的部署，今后十年我们预计将看到消费者、企业和经济的面貌被 5G 功能重塑一新。
尽管拥有这样的变革潜力，但性能、功耗、覆盖、成本等问题仍然是横亘在 5G...
描述
在 2019.1 版本中，在以下情况下，当数据小于 104 字节时，XilSecure 不支持 SHA3 散列计算：
输入数据处于非字对齐状态
输入数据来自非字对齐地址。
解决方案
此答复记录随附有适用于 2019.1 版本的补丁。
库已更新，对于下列 2 个用例，可提升 SHA3 性能：
1. 数据 blob 长度并非 4 字节的倍数。...
本文转载自：PYNQ开源社区微信公众号
上期推送为大家带来了A班的优秀作品合集。本期，小编为大家带来了B班优秀作品的基于PYNQ的SSD目标检测系统项目。B班的作品相较于A班更有挑战性，内容也更丰富一些。本篇推送主要介绍设计概述，如果有想要亲自尝试本系统的同学，请复制下方Github链接前往GitHub，即可看到本项目的开源代码哦！
github链接：https://github....
在数据处理中，对原始数据进行重塑或重新排序并创建多个副本是很常见的行为。无论执行任何新步骤，都会创建新副本。随着程序的增大，占用的内存也会增大，我几乎从未考虑过这个问题，直到遇到了“内存不足”错误。
张量 (tensor) 的神奇之处在于多个张量可以引用同一存储空间（即包含给定类型的数字的连续内存区块）。此行为由 torch.storage 进行管理。
每个张量都包含 ....
本文转载自： PYNQ开源社区微信公众号
感兴趣者可与 pynq_china@xilinx.com 联系，共同合作拓展项目。
上周暑期学校100小时从零开始：用FPGA造一个游戏机受到了极大了关注。本期，小编将继续为大家带来暑期学校的作品合集！
今天，我们要介绍的是A班作品中的仪器仪表相关作品。这类作品所使用的平台既有与游戏类作品相同的SEA-S7平台，...
本文转载自：PYNQ开源社区微信公众号
感兴趣者可与 pynq_china@xilinx.com 联系，共同合作拓展项目。
本期为大家带来的是暑期学校优秀作品——口罩佩戴检测系统的介绍。在疫情防控期间，要好好佩戴口罩哦！
本项目已开源，详细内容请参照github库：https://github.com/seujingwei/Masking-Detection
项目介绍...
作者：品客 来源：PYNQ开源社区微信公众号
本次暑期学校，有许多优秀作品都与游戏有关。接下来，就让我们一起来看看这些有趣的“小游戏”吧！所有项目均已开源，github链接已经附上。只要根据要求设置环境，你也可以尝试这些游戏！感兴趣的读者们一定要试试哟！
经典游戏：躲避车
项目介绍：
经典之所以为经典，就是因为他永远不会过时。...
*此调试过程亦适用于10G, 25G, 40G, 50G, 100G以太网IP核，每个IP可能会有些细节上的不同，但整个自协商和LinkTraining过程是类似的，可以作为参考。
*如果是40G/50G, 100G以太网，选的是多通道的IP，务必保证两端的通道0是正确对接上的，因为在做自协商的时候，以太网只使用通道0，其它通道需在自协商完成后再加入工作。
一．产生一个例子工程仿真...
作者：张杨波 ，MYMINIEYE微信公众号
说在前面
随着5G浪潮席卷全球，FPAG作为5G基础设施和终端设备的零部件，5G基站、IoT、终端设备、边缘计算的FPGA使用量必然会显著提升；还有自动驾驶技术的成熟，FPAG在摄像头和激光雷达领域应用广泛。所以FPGA的前景是十分可观的。本文可以帮助大家大概了解FPGA工程师的面试时的热门问题，让大家在面试的时候能提前有所准备，...
作者：猫叔 科学计算Tech微信公众号
在前面的章节中，我们用了很多Tcl的指令，但有些指令并没有把所有的参数多列出来解释，这一节，我们就把约束中的Tcl指令详细讲一下。
我们前面讲到过get_pins和get_ports的区别，而且我们也用过get_cells、get_clocks和get_nets这几个指令，下面就通过一张图直观展现它们的区别。...
作者：付汉杰，hankf@xilinx.com，文章转载自：博客园
文档Using Cryptography in Zynq UltraScale MPSoC提供了在Linux用户态使用MPSoC AES 加速器的例子。
如果要使用Device key或者PUF key，需要使用Xilinx Linux 2020.1。Xilinx Linux 2020.1增加了选择密钥类型的功能。...
本文转载自： PYNQ开源社区微信公众号
感兴趣者可与 pynq_china@xilinx.com 联系，共同合作拓展项目。
项目介绍
本项目主要设计了一个手写体数学公式的计算器，其主要功能包括：首先从USB摄像头或者SD卡上存储的图片数据获取图像的输入，随后在Arm核上将其转变为单通道灰度图像，然后根据像素阈值确定图像内可能存在数字或者数学符号的区域，...