在MPSoC器件中使能SEM IP （一）
judy 在 周五, 03/01/2024 - 11:48 提交
SEM IP的主要任务就是扫描PL Configuration RAM, IP自身也是运行在PL里面的
为智能硬件开发者、创客提供有关基于英特尔嵌入式处理器的应用技术介绍和合作伙伴方案介绍
技术
FPGA工程师进行ISP设计时需要考虑的几个关键点
judy 在 周五, 03/01/2024 - 10:02 提交
本文介绍FPGA工程师在进行ISP设计时需要考虑的一些关键点
Versal GTY/GTYP 仿真和硬件中的掉电行为
judy 在 周三, 02/28/2024 - 16:42 提交
当 Versal GTY/GTYP 的掉电端口断言有效时，时钟和输入/输出数据的预期行为是什么？
AI 引擎系列 11 - 使用 AIE API 对 FIR 滤波器进行代码矢量化
judy 在 周二, 02/27/2024 - 16:51 提交
本文讲解如何使用 AIE API 进行 AI 引擎内核代码矢量化
Vivado实现 - 探讨工具可重复性
judy 在 周一, 02/26/2024 - 18:00 提交
采用相同工具输入的情况下，Vivado 结果是否可重复？
AI 引擎系列 10 - 运行 AI 引擎的完整系统（第二部分）
judy 在 周一, 02/26/2024 - 15:11 提交
在文中，我们将构建系统、分析生成的输出并在硬件仿真中使用 QEMU 运行系统。
AMD Vivado Hardware Debug 技巧-如何在下载 Bitstream 后自动触发 ILA 采集
judy 在 周五, 02/23/2024 - 10:57 提交
本文将介绍一种可适用于上述场景的方法，即在下载 Bitstream 后自动触发 ILA 采集，为硬件调试提供更多便利。
如何使用AXI Bridge IP 发送MSI中断
judy 在 周三, 02/21/2024 - 15:01 提交
Xilinx PCIE IP中MSI中断相关的地址如下图1所示
基于System Generator对2FSK调制解调的实现
judy 在 周二, 02/20/2024 - 16:35 提交
System Generator是AMD一款系统级建模工具，有助于加快FPGA的硬件设计
实现稳健的微控制器到 FPGA SPI 接口:第4部分-双缓冲区
judy 在 周二, 02/06/2024 - 12:46 提交
本文继续探讨微控制器到现场可编程门阵列接口。