Zynq UltraScale+ MPSoC视频编解码单元 (VCU) ： GStreamer 支持哪些视频格式？
judy 在 周五, 03/24/2023 - 10:04 提交
该问题实际有几个方面，其中包括硬件、软件和 ZCU106 VCU TRD 等。
为智能硬件开发者、创客提供有关基于英特尔嵌入式处理器的应用技术介绍和合作伙伴方案介绍
技术
你知道，JTAG接口如何正确使用吗？
judy 在 周四, 03/23/2023 - 15:02 提交
JTAG接口不支持热插拔，不正确的JTAG安插方法容易导致硬件是损坏
Xilinx Zynq7035 PL SFP光口通信例程
judy 在 周四, 03/23/2023 - 11:03 提交
本文主要介绍说明XQ6657Z35-EVM 高速数据处理评估板例程的功能、使用步骤以及各个例程的运行效果
Vitis IDE Git 集成快速入门
judy 在 周三, 03/22/2023 - 15:25 提交
本文将探讨如何在 Vitis™ 中使用 Git 集成以及如何使用团队操作来共享 Vitis 工程
通信中dBFS、dBm、dBV、dBW、0dB、-3dB的定义
judy 在 周三, 03/22/2023 - 15:23 提交
dBV(V大写），dBu(u小写），是模拟音频时代最常用到的两个单位。
Vitis 软件平台安装
judy 在 周二, 03/21/2023 - 16:03 提交
Vitis软件平台由适用于交互式工程开发的集成设计环境和适用于脚本化或手动应用开发的命令行工具组成
关于HLS IP无法编译解决方案
judy 在 周二, 03/21/2023 - 11:10 提交
Xilinx平台的Vivado HLS 和 Vitis HLS 使用的 export_ip 命令会无法导出 IP
AMD FPGA的SelectMAP加载模式
judy 在 周五, 03/17/2023 - 15:10 提交
在不带内置ARM核的AMD FPGA产品系列中，FPGA的程序加载方式并没有发生大的变化
GFLOPS和GMACS概念
judy 在 周五, 03/17/2023 - 09:51 提交
FLOPS是Floating-point Operations Per Second每秒所执行的浮点运算次数的英文缩写
如何减少 OSERDES 的 CLK - CLKDIV 与 IDDR 的CLK 及 CLK - CLK_B 之间的歪斜
judy 在 周四, 03/16/2023 - 15:18 提交
本文就帮助解决歪斜违规问题提供几个解决方案