从FPGA说起的深度学习（六）-任务并行性
judy 在 周三, 04/12/2023 - 09:32 提交
在本教程中，旨在加深对深度学习和 FPGA 的理解
为智能硬件开发者、创客提供有关基于英特尔嵌入式处理器的应用技术介绍和合作伙伴方案介绍
技术
AMD Xilinx U-Boot 2020.2 找不到文件“boot.scr”，导致启动失败，报告错误“Wrong image format for "source" command”
judy 在 周二, 04/11/2023 - 11:50 提交
最近有客户反馈，U-Boot 2020.2 启动有问题
Versal系统监控：如何写入 SYSMON 寄存器
judy 在 周二, 04/11/2023 - 09:15 提交
Versal SYSMON 是通过 Vivado 中的 CIPS GUI 来配置的。您可以通过寄存器存取来对 SYSMON 进行寻址
Vitis 嵌入式 Linux: Sysroot 和库的用法
judy 在 周一, 04/10/2023 - 11:23 提交
本文演示了在Vitis™ 中对 Linux 应用程序开发的过程中如何使用外部库
Versal 系统监控器使用简介
judy 在 周四, 04/06/2023 - 16:57 提交
本文将演示如何在 IP integrator 内使用 CIPS Wizard 设置“System Monitor”（系统监控器）
基于AMD器件的EtherCAT从站方案
judy 在 周四, 04/06/2023 - 15:53 提交
EtherCAT现场总线协议是由德国倍福公司在2003年提出的，该通讯协议拓扑结构十分灵活，数据传输速度快
Versal Advanced IO Wizard - 部分配置存在时序收敛问题
judy 在 周四, 04/06/2023 - 15:03 提交
在Versal Advanced IO Wizard中，所包含的PLL的去歪斜电路可能导致数据速率较高时出现建立时间
Vitis AI 工具概述
judy 在 周四, 03/30/2023 - 10:14 提交
深度学习处理器 (DPU) 是一个专为深度神经网络而优化的可编程引擎。它由一组可参数化的 IP 核组成
USB、UART、TTL、RS232串口通信知识点
judy 在 周一, 03/27/2023 - 09:46 提交
串行通信技术(Serial Communication)，是指通信双方按位bit进行，遵守时序的一种通信方式
VCK5000运行Vitis-AI 3.0 WeGO实时量化演示
judy 在 周五, 03/24/2023 - 14:59 提交
VCK5000在vitis ai 3.0对应的shell版本为xilinx-vck5000-gen4x8-qdma-base_2