Versal Premium SysMon：如何在辅助 SLR 中对 SysMon 寄存器进行寻址
judy 在 周五, 04/28/2023 - 14:34 提交
要在辅助 SLR 中启用对 Sysmon 寄存器空间的访问，须在 CIPS 和 NOC GUI 执行多个步骤
为智能硬件开发者、创客提供有关基于英特尔嵌入式处理器的应用技术介绍和合作伙伴方案介绍
技术
FPGA引脚信号分配的几个原则
judy 在 周五, 04/28/2023 - 10:13 提交
现在的FPGA正变得越来越复杂，向引脚分配信号的任务曾经很简单，现在也变得相当繁复
如何解决MPSOC万兆以太网应用中UDP接收丢包问题
judy 在 周四, 04/27/2023 - 10:55 提交
本文介绍如何使能Linux网络协议栈中的RFS功能以优化MPSOC APU的并行处理能力
干货！机器视觉基础知识汇总
judy 在 周二, 04/25/2023 - 09:25 提交
机器视觉系统具有高效率、高度自动化的特点，可以实现很高的分辨率精度和速度
Versal GTY - 如何在IP集成器中将单工TX/RX核合并到多个Quad
judy 在 周一, 04/24/2023 - 11:16 提交
要为 Versal 的多个Quad创建收发器设置，建议从 Transceiver Bridge IP 开始
Vivado SDK 许可查询
judy 在 周日, 04/23/2023 - 10:18 提交
如果需要，我是否需要购买完整的 Vivado 许可证，才能使用 SDK，目前是否还有其它类型的许可证可用？
一文带你了解这三种3D视觉技术！
judy 在 周日, 04/23/2023 - 09:56 提交
本文对ToF、双目视觉、结构光这三种技术展开分析，帮助你了解其各自的特点及应用
Versal ACAP DDRMC - DDR4、LPDDR4 和 LPDDR4X 外部参考时钟设计指南文章
judy 在 周五, 04/21/2023 - 16:55 提交
本文旨在呈现使用 DDR4、LPDDR4 或 LPDDR4X 存储器控制器的 Versal ACAP 器件的外部参考时钟电路要求
Versal NoC 2022.2 - 如何将 NoC 约束到多个 site
judy 在 周五, 04/21/2023 - 16:49 提交
通过 IP integrator 选中多个 NoC site 时，不会在整个实现过程中遵循这些约束
如何在Post Synthesis工程中加入 xci文件
judy 在 周四, 04/20/2023 - 16:12 提交
当使用第三方综合器比如 Synopsys® Synplify Pro或Mentor® Graphics Precision 来综合