Versal：HDIO OBUFT 和 IOBUF 三态时序影响
judy 在 周一, 06/26/2023 - 14:46 提交
本文则着重探讨 HDIO OBUFT 和 IOBUF 用例
为智能硬件开发者、创客提供有关基于英特尔嵌入式处理器的应用技术介绍和合作伙伴方案介绍
技术
2023.1 Vivado 或 Vitis_Analyser 崩溃并显示“An unexpected error has occurred (11) # Stack: libjvm.so”
judy 在 周日, 06/25/2023 - 14:29 提交
使用 Vivado 或 Vitis_Analyser 时，工具发生崩溃并显示一下错误
伪红外图像处理
judy 在 周日, 06/25/2023 - 09:56 提交
该项目展示了一些红外图像处理算法，这些算法可以提高图像质量
使用VVAS调用硬件加速器
judy 在 周二, 06/20/2023 - 10:59 提交
本文介绍VVAS框架所支持调用的H/W(HLS)内核
使用VVAS开发软件应用
judy 在 周一, 06/19/2023 - 14:40 提交
Vitis视频分析SDK是在AMD平台上构建AI驱动的智能视频分析解决方案的完整软件栈
UltraScale 开发板与套件 - 使用 System Controller 手动调整 VADJ
judy 在 周一, 06/19/2023 - 10:42 提交
VADJ 引脚是 VITA 57.1 FMC 标准的一部分，承载着从载卡到 I/O 夹层模块的可调节电压等级的电源
面向 Versal 自适应 SoC 的设计咨询：如果使用 PUF，Vcc_pmc 必须连接到 0.7 VDC
judy 在 周五, 06/16/2023 - 14:58 提交
本答复记录旨在描述在部分 Versal 自适应 SoC 器件上使用物理不可克隆功能
RQS 设计收敛建议 ID RQS_CLOCK-12
judy 在 周二, 06/13/2023 - 11:40 提交
本文聊聊“RQS_CLOCK-12”时钟设置建议以及它如何帮助达成时序收敛
如何在U-BOOT的boot.scr中加载bit文件
judy 在 周一, 06/12/2023 - 15:41 提交
在2020.1版本之后，u-boot阶段会执行boot.scr来加载后续的kernel和rootfs
提高IC设计中数字逻辑速度的六种技巧
judy 在 周五, 06/09/2023 - 14:32 提交
本文将介绍可以用来提高芯片设计速度的一些技术和窍门