基于AMD FPGA的PCIE DMA逻辑实现
judy 在 周四, 06/08/2023 - 15:18 提交
AMD FPGA自带PCIE硬核，实现了PCIE协议，把串行数据转换为并行的用户数据
为智能硬件开发者、创客提供有关基于英特尔嵌入式处理器的应用技术介绍和合作伙伴方案介绍
技术
以太网 PHY 的功能和选择
judy 在 周五, 06/02/2023 - 09:36 提交
以太网 PHY 3具有两个主要功能
Vivado Hardware Debug技巧 如何在IBERT眼图上添加模板
judy 在 周四, 06/01/2023 - 15:55 提交
在Vivado的IP Catelog中找到IBERT，此处以UltraScale Plus系列的GTY为例
Vivado Versal 在连接多个 NOC 的情况下出现写/读访问阻塞
judy 在 周四, 06/01/2023 - 15:20 提交
对 Versal 设计使用 Vivado DFX 时出现硬件故障，我怎样才能避免这种情况？
JESD204接口调试总结——JESD204C协议的介绍
judy 在 周四, 06/01/2023 - 10:03 提交
本入门文章由两部分组成，旨在介绍JESD204C标准，着重说明其与JESD204B的不同之处
Vitis 2022.2 - 在 Ubuntu 22 上调试 XGDB 失败
judy 在 周三, 05/31/2023 - 15:02 提交
尝试在装有 Vitis 2022.2 的 Ubuntu 22.x 机器上调试设计时，出现以下错误
计算机视觉六大主要技术介绍
judy 在 周二, 05/30/2023 - 09:46 提交
本文将对计算机视觉应用中最为广泛的六大技术进行介绍。
AMD Vitis 调试时，BSP代码的某些行没有被执行，代码乱跳等问题
judy 在 周四, 05/25/2023 - 15:52 提交
AMD Vitis 调试代码时，BSP代码的某些应该被执行的行，没有被执行
Vivado 统一 Web 安装程序：下载和安装过程中无法绕过用户帐户身份验证阶段
judy 在 周三, 05/24/2023 - 16:44 提交
当我尝试在机器上安装 Vivado 时，无法通过帐户身份验证检查。为什么会出现此问题?
AMD Xilinx AXI Interrupt Controller 中断优先级
judy 在 周二, 05/23/2023 - 17:02 提交
AXI Interrupt Controller支持中断优先级。 在Vivado Block Design中， bit-0连接的中断优先级最高