Vivado | FPGA 开发圈

Vivado 是赛灵思（Xilinx）公司推出的一款综合性的设计工具套件，用于 FPGA（现场可编程门阵列）和 SoC（系统级芯片）的设计、开发和验证。它提供了一系列功能强大的工具，帮助工程师在各种应用领域中实现高性能、低功耗的硬件设计。

Vivado FIR滤波器设计与仿真（一）

judy 在周二, 10/30/2018 - 09:25 提交

最近在学习FPGA DSP相关设计，从滤波器开始学习，最开始先生成两个正弦信号，产生混频信号，通过modelsim仿真来验证设计。本案例用Block Design方法进行设计（也可以选择编写.v文件的形式进行设计）。

Vivado使用技巧（22）——综合策略与设置的选择

judy 在周三, 10/24/2018 - 11:16 提交

综合（Synthesis）是指将RTL设计转换为门级描述。Vivado开发套件中的综合工具是一款时序驱动型、专为内存使用率和性能优化的综合工具，支持System Verilog 2012、Verilog 2005、VHDL 2008、混合语言中的可综合子集，以及XDC设计约束文件（基于工业标准的SDC文件），此外还支持RTL属性来控制综合细节。

Vivado中新建 IO Planning工程初步引脚分配

judy 在周二, 10/23/2018 - 16:32 提交

作者：做但不能忘思考，来源：FPGA2嵌入式

Vivado时序分析练习

judy 在周五, 10/19/2018 - 09:10 提交

时序分析在FPGA设计中是分析工程很重要的手段，时序分析的原理和相关的公式小编在这里不再介绍，这篇文章是小编在练习Vivado软件时序分析的笔记，小编这里使用的是18.1版本的Vivado。

这次的练习选择的是ZYNQ的芯片，原本工程是工作在100MHz的时钟，但是作为练习，我们可以把时钟调到一个极限的程度来进行优化。

Vivado使用技巧（21）——仿真中的Debug特性

judy 在周一, 10/15/2018 - 11:25 提交

源代码级别调试
Vivado Simulator提供了在仿真过程中debug设计的特性，通过为源代码添加一些可控制的执行条件来检查出问题的地方。总的来说有三种调试方法：

Vivado使用技巧（20）——Waveform功能详解

judy 在周四, 10/11/2018 - 09:05 提交

使用波形配置文件

Vivado Simulator允许用户自定义波形显示方式，当前的显示状态称作波形配置。波形配置可以保存为WCFG文件，供以后使用。一个波形配置对应一个Wave窗口，没有保存的波形配置显示为untitled。打开仿真后，File菜单中有与波形配置相关的指令：

把WNS提升53%？使用Vivado的“Placement Seeds”

judy 在周一, 10/08/2018 - 17:01 提交

尽管 Vivado 不支持 “placement cost tale”的功能，InTime 却有一个相似功能叫做“Placement Exploration”配方（Receipe），并且不会对性能产生任何影响。在本文中，我们将通过展示几则用户案例的结果，来了解这个布局配方的作用以及它能对您有哪些帮助。