技术 | FPGA 开发圈

RF 数据转换器软件驱动 - 真的很简单，不会让人太沮丧

随着射频 (RF) 数据转换器的问世，情况发生了变化。我们现在已经将世界一流的 RF ADC 和 DAC 集成到 Zynq UltraScale +架构中了。因此，传统的射频和模拟工程师不可避免地以前所未有的方式接触到了嵌入式系统

2019-05-05 | RF数据转换器, 射频数据转换器, 每日头条

向 Arduino 和 Raspberry Pi 开发板组合添加少许 FPGA

Arduino 和 Raspberry Pi 开发板是颠覆嵌入式系统开发方式的登峰造极之作。从前，嵌入式系统的开发从硬件开始。项目步骤一般如下： 1. 规范系统要求，包括粗略估计处理速度和 I/O 要求。 2. 选择符合功率、性能和价格要求的适当微控制器或微处理器。

2019-04-30 | ARDUINO, Raspberry-Pi, FPGA

xilinx verilog语法技巧

硬件描述语言（HDL）编码技术让您： •描述数字逻辑电路中最常见的功能。 •充分利用Xilinx®器件的架构特性。

2019-04-30 | Verilog

使用 Python 和 Jupyter 笔记本快速构建基于 FPGA 的设计并进行编程

过去，设计人员倾向于使用现场可编程门阵列 (FPGA) 在硬件设计中提升计算密集型应用的性能，例如计算机视觉、通信、工业嵌入式系统，以及越来越多的物联网 (IoT)。然而，传统 FPGA 编程中涉及的繁琐步骤一直让人望而却步，促使设计人员到目前都还在寻求替代处理解决方案。

2019-04-29 | python, Zynq-7000, PYNQ-Z1

Zynq之uart软件配置

早期运用的arm芯片规模较小，在芯片上直接有uart的中断服务函数地址寄存器，直接将中断服务函数的地址写入寄存器就搞定了。然后zynq似乎比较复杂，中断也比较复杂。在zynq中有个Scu（snoop control unit窥探控制单元，也是arm所有的）专门控制中断处理。Vivado SDK中提供了scugic驱动来处理相关的操作。下面具体说一下，中断hook的过程。

2019-04-29 |

在Linux/U-Boot里为QSPI Flash使用UBIF

UBIFS是更强壮的FLash文件系统。很多嵌入式系统都使用了UBIFS。Xilinx PetaLinux 2018.2也支持UBIFS。只需要在Linux/U-Boot里添加相关配置选项，就能为QSPI Flash创建UBIFS。

2019-04-28 | UBIF, Petalinux

ZYNQ开发（二）GPIO配置

ZYNQ的GPIO由4个BANK组成，其体系结构如图1所示。其中Bank0有32个GPIO引脚，Bank1有22个引脚，共54个GPIO引脚直接通过MIO连接到PS上，每个引脚可以通过寄存器的设置来确定该引脚为输入、输出或者中断，因为54个MIO引脚直接连接在PS上，像其他普通ARM一样，不需要通过XPS进行硬件配置，直接通过SDK编程即可

2019-04-28 | Zynq, GPIO

Zynq开发（一）新建工程

1. 打开vivado2017.4，在出现的对话框中选择创建一个工程，如图所示。这一步是为了创建一个ZYNQ的工程。2. 点击创建工程后，出现对话框如图所示，然后点击对话框中的下一步。这一步表示这是一个创建工程的向导，通过该向导去新建一个工程。3，此时会出现一个对话框如图所示，这一步给工程命名，并且确定工程的保存路径

2019-04-25 | Zynq