在测试MPSoC VCU的编解码时，经常需要使用NV12 YUV文件。YUV文件很大，所以经常依靠解压MP4等文件来产生NV12 YUV文件。 FFMpeg是一个强大的工具，可以用来从MP4文件生成NV12 YUV文件。

为展现赛灵思芯片和射频 IP 的可扩展能力，赛灵思与 Skyworks 公司共同协作，带来基于赛灵思第三代 RFSoC 器件和 Skyworks SKY66523-11 功率放大器的280MHz 全频段 C-band 瞬时带宽解决方案。

随着以人工智能技术为代表的数字经济浪潮的来临，如今，AI 正越来越多地被部署于边缘应用，这些应用要求以低时延、低功耗和小封装尺寸执行大量数据处理。要想实现这一综合要求就必须为整体 AI 流程和非 AI 流程都进行提速，这也要求加速平台必须具备灵活应变的能力。

AI 作为当下的热门行业，蕴藏着巨大的市场机会与风险挑战，而面对这样的新兴领域，无论是专业人士或是企业都需要不断交流学习，从而激发灵感，加速创新。5 月 20 日，安富利将携手赛灵思在内的合作伙伴举办“安富利 AI 云展会”，全方位展示 AI 和机器学习领域的创新技术、应用和解决方案。

在 FPGA 设计进程中，时序收敛无疑是一项艰巨的任务。低估这项任务的复杂性常常导致工作规划面临无休止的压力。赛灵思提供了诸多工具，用于帮助缩短时序收敛所需时间，从而加速产品上市。本篇博文描述了一种方法，能够有效减少时序路径问题分析所需工作量

本视频将探讨Vivado IP集成器的特效与优势以及它如何帮助您解决复杂的设计问题。

部分 ZynqUltraScale+MPSoC的可编程逻辑(PL)中包含最新的视频编码器/解码器。这种新型硬化编解码器能够访问来自PL 或PS的视频和音频流，以提供和/或存取达到软件算法50倍的压缩视频信息，从而节省宝贵的系统存储空间

fpga 上电时，默认是从 flash 的 0x00 地址开始读数据。如 UG470 文档 page144 描述

MPSoC含有PS、PL；在PS和PL之间有大量接口和信号线，比如AXI、时钟、GPIO等。缺省情况下，PS和PL之间有接口和信号线被关闭。加载bit后，软件才会打开PS和PL之间的接口和信号线。比如在文件xfsbl_partition_load.c中，FSBL加载FPGA的bit后会执行下列操作，打开PS和PL之间的接口和信号线

本视频介绍Versal自适应计算加速平台ACAP。介绍了Versal中的仿真和调试功能。

CMOS与非门，只要有一个输入端为低电平，与运算后均为低电平，输出为高电平，影响了输出结果，若接地或悬空会使输出始终为 1。CMOS与门、与非门：多余端通过限流电阻（500Ω）接电源；CMOS或门、或非门：多余端通过限流电阻（500Ω）接地；

选择了xilinx zynq7z035ffg676这个型号的板子，是因为需要做定位通信的项目。AD9361+ZYNQ 的组合，因为需要自己一个人做PL和PS端的工作，这两部分的很多细节我都不了解，于是我向老板的一个专门做这块的朋友请教了我的一些问题，下面继续来整理一下。

赛灵思车规级 XA Zynq®UltraScale+™ MPSoC 平台提供了特有的自适应能力及高性能计算能力，完美契合宏景智驾 ADCU产品需求，促成了其名为“双子星 (Gemini)”的软硬一体化自动驾驶计算平台 ADCU 的成功推出。

Xilinx 为您引入一种突破性的新架构，该架构支持可分解的、可动态重配置的数据中心基础架构。 它被称为“可组合数据中心”，可提供世界最佳的可扩展性能，具备低延迟、可快速重配置等特性，以适应不断变化的工作负载，并可显着降低 TCO。

AnDAPT近日推出六种新型PMIC解决方案，以便能够为Xilinx ZU+ MPSoC FPGA系列和Xilinx定义用例的多个电源轨供电。AnDAPT与Xilinx开展密切合作，提供可加速各种工业及计算应用（包括工业（电机控制、可编程逻辑控制、物联网（IoT））、医疗、网络和数据中心设备。）电源研发周期的设计。

处理器可使用等待事件 (wait for event, WFE) 或等待中断 (wait for interrupt, WFI) 机制来进入低功耗状态。仅当嵌入式跟踪宏单元 (Embedded Trace Macrocell, ETM) 耗尽 AMBA ATB 接口上的所有跟踪字节后，处理器才能进入低功耗状态。

近年来，中国国内芯片市场发展迅速，而与之对应的芯片验证，仿真和测试的需求也急剧增加。Newtouch 希望借助最先进的FPGA 技术，升级其PHINEDesign FPGA 原型开发平台。该平台的前三代均基于赛灵思FPGA 平台而开发，其最近两代基于赛灵思Virtex®-7 2000T FPGA 和Virtex® UltraScale™ VU440 FPGA。

MPSoC是带ARM处理器和FPGA(PL)的SoC，包含4核A53及其常用外部模块（PS）。A53（PS）使用Arm GIC-400，属于GICv2架构。如果想了解GIC-400的具体细节，请参考文档APU GIC: CoreLink GIC-400 Generic Interrupt Controller, DDI 0471B, r0p1。

依稀记得，当我第一次接触ZYNQ的时候，是在一个从零开始的项目中，可以说是需求都没确定，只是需要FPGA与ARM结合的平台，在迷茫的选择中，我选择了xilinx zynq7z035ffg676这个型号的板子

本演示概述了智能相机应用，并指导用户如何设置环境、运行加速应用以及从应用自定义 AI 模型以及生成基准测试数据。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6249228349001' allowfullscreen frameborder=0 width="600" height="400"></iframe>