跳转到主要内容
FPGA 开发圈
  • 新闻
  • 视频
  • 技术文章
  • 博客
  • 下载中心
  • 活动
  • 登录
  • 注册
  • 破解 AI 推理瓶颈:AMD 收购 MK1,瞄准企业级算力短板
  • 20 万晶体管的奇迹:TinyGPU 用 FPGA 重现 GPU 的灵魂
  • 如何在VeriTiger-PT100S上进行PCIe Gen5验证
  • 第一页
  • 前一页
  • …
  • 235
  • 236
  • 237
  • 238
  • 239

关注FPGA开发圈微信公众号

精彩推荐

如何在KR260 starter kit上应用gmii2rgmii IP

很多客户希望在PL里把GMII接口转换为RGMII接口,这就会用到gmii2rgmii converter IP。经常看到客户在使用这个IP的过程中遇到一些问题,本文给出了基于KR260 starter kit板卡应用gmii2rgmii的范例。

FPGA软核生态全景对比:六大厂商工具解析与产业选型建议

本文将深度剖析当前六大主流FPGA厂商的软核开发工具及软核实现,帮助从业者在选型与应用中做出科学判断。

MPSoC A53 AMP模式配置

本文主要描述Zynq UltraScale+ MPSoC中APU多个A53,怎么设置成AMP非对称处理模式,让整个系统既能满足性能要求,也能满足实时性要求。

PetaLinux 先决条件第 2 部分:将自定义配方/层和程序包添加到根文件系统中

本文讲述如何在根文件系统 (rootfs) 中添加自定义配方和层以及如何在其中包含多个程序包。

Vitis HLS 系列 2:Vivado IP 流程 (Vitis Unified)

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的,但使用的是 Vitis Unified IDE,而不是之前传统版本的 Vitis HLS。

QDMA Subsystem for PCI Express v5.0 产品指南

AMD QDMA Subsystem for PCI Express( PCIe® )旨在利用多队列的概念实现高性能 DMA,以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP,是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道,和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念,并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

--## 电子创新网图库均出自电子创新网,版权归属电子创新网,欢迎其他网站、自媒体使用,使用时请注明“图片来自电子创新网图库”,不过本图库图片仅限于网络文章使用,不得用于其他用途,否则我们保留追诉侵权的权利。 ##--

--电子创新网合作网站--
电机控制系统设计 | Imagination Technologies 中文技术社区 | 电子创新元件网 | FPGA 开发圈 | MCU 加油站 | EDA 星球
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
关于我们 | 粤ICP备12070055号