FPGA 开发圈 | FPGA 社区

petalinux 2018.2 在ubuntu 16下的安装

我第一次安装petalinux2018.2，是在 ubuntu18，因为最新的ubuntu 就是 ubuntu18。在安装中会报一些错，但能安装完成。配置的时候也会报错。看到论坛提问，说目前petalinux2018.2 只是支持ubuntu16。这样我最后选择了ubuntu16。我的ubuntu16 是安装在虚拟机里的 vm14。 1：下载下载地址是： https://www.... 阅读详情

2018-09-28 | Petalinux, Ubuntu

在云端加速FPGA回归项目，只需一个Tcl指令

严谨的软硬件开发都会有一套回归测试。连续的整合，每日自动测试，以及手动执行脚本等等 –—— 这一系列方法可以让开发人员来定义、创建、运行验证环节，从而决定产品的质量、性能和可靠性。本文将聚焦那些需要多次FPGA设计编译的测试，以及如何缩短周转时间同时保证测试平稳运行。 1. 使用云服务器来加速编译如果您有多个 FPGA 设计和参数组合，而且编译机器的数量又有限，运行测试编译是十分困难的。... 阅读详情

2018-09-28 | FPGA, 云加速

一个大龄FPGA工程师的9年人生忠告，你不看看？

我做FPGA开发9年多了，算是一个大龄工程师了。期间接触过一些项目管理和技术支持之类的工作，不知道为什么，脱离研发做这些工作我总觉得不踏实，也许天生就适合死磕技术。就是不知道继续这么死磕下去会怎么样，曾经也很迷茫，生怕随着年龄的增长，精力比不上年轻人，加班熬夜啥的心有余而力不足，会被逐渐淘汰。迷茫啥的就不细谈了，好在我也想了很多，逐渐想明白了很多，这篇文章，我一定要给做FPGA的兄弟姐妹打打气... 阅读详情

2018-09-28 | FPGA工程师

灵活应变的加速是将人工智能从云端带到边缘的关键

作者：赛灵思战略市场开发总监 Dale Hitt 人工智能新兴应用通过带可配置加速的片上系统器件来满足日益严格的性能和效率需求随着智能安全、机器人或无人驾驶汽车等应用越来越依靠嵌入式人工智能技术来提高性能，交付全新的用户体验，传统计算平台上的推断引擎很难在有限的功耗、时延和物理尺寸限制下满足实际要求。推断引擎必须满足严格定义的推断精度，还受限于总线宽度，而且存储器难以为最佳速度、... 阅读详情

2018-09-27 | 人工智能，MPSoC

Python 语法基础之字符集编码

Python初学者编码实践中经常遇到encode error，decode error，如下：例1： UnicodeEncodeError: 'ascii' codec can't encode character u'\u5728' in position 1 例2: UnicodeDecodeError: 'utf-8' codec can't decode bytes in... 阅读详情

2018-09-27 | python

利用ZYNQ SOC快速打开算法验证通路（3）——PS端DMA缓存数据到PS端DDR

　上篇该系列博文中讲述W5500接收到上位机传输的数据，此后需要将数据缓存起来。当数据量较大或者其他数据带宽较高的情况下，片上缓存（OCM）已无法满足需求，这时需要将大量数据保存在外挂的DDR SDRAM中。　　最简单的方式是使用Xilinx的读写地址库函数Xil_In32()和Xil_Out32()，当然不仅支持32bit位宽，还包括8 16和64bit。但这种方式每次读写都要占用CPU，... 阅读详情

2018-09-27 | W5500, Zynq

人加智能FPGA应用实践-AI快速进化，FPGA将大放异彩

导语：“AI芯片”这个新鲜的概念在过去一年间逐渐走过了普及的阶段，越来越被大众所熟知。随着大数据发展和算力的提升，AI芯片正迎来新一轮的爆发期。在一片红海的AI芯片市场中，FPGA凭借自己独特的优势占有了一席之地。甚至有媒体报道称，FPGA是AI芯片的终极未来。 FPGA相对于ASIC的优势 FPGA（Field-Programmable Gate Array）即现场可编程门阵列，... 阅读详情

2018-09-27 | 人加智能，FPGA，AI

XDF 群英荟萃，众多智能方案蓄势待发

XDF（赛灵思开发者大会）报名仅剩一周时间，座位有限。更多展商精彩方案陆续浮出水面，下面就先带您先一览群英风采，亲身体验及面对面交流，还请您光临现场。。。。

2018-09-27 | XDF-2018

如何用Python编写你最喜欢的R函数？

本文介绍了采用创建一个Python脚本，用该脚本模仿R风格的函数的方法来方便地进行统计。是用R语言还是用Python语言？这是一个旷日持久的争论。在此，我们可以尝试采用折中路线：创建一个Python脚本，用该脚本模仿R风格的函数，来方便地进行统计！简介用R语言还是用Python语言？这是数据科学和机器学习的一场大的争论。毫无疑问，这两种语言在最近几年都取得了巨大的进展，成为数据科学、... 阅读详情

2018-09-26 | python, R函数

【视频】以太网演示 | Xilinx 和 Soc-e

Soc-e 的 Armando Astarloa 使用 HSR / PRP IP 核和 Zynq 演示了以太网冗余演示。

2018-09-26 | SoC-e, 以太网，Zynq

Vivado使用技巧（18）——仿真功能概述

仿真功能概述仿真FPGA开发中常用的功能，通过给设计注入激励和观察输出结果，验证设计的功能性。Vivado设计套件支持如下仿真工具：Vivado Simulator、Questa、ModelSim、IES、VCS、Rivera-PRO和Active-HDl。 Vivado的仿真流程如下图所示：

2018-09-26 | Vivado, 仿真

MPSOC之4——petalinux提取源码

petalinux使用太不方便，捆绑的太死板，也不通用，还不如直接用编译器来的简单高效。本文说明从petalinux中提取出源代码的过程，前提是已经petalinux-build完成。 1. uboot 编译结果里没有uboot的源码，可能是编译完了就删除了。从git上下载吧。 git clone https://github.com/Xilinx/u-boot-xlnx.git

2018-09-26 | MPSoC, Petalinux

Vivado下的仿真入门

本文通过一个简单的例子，介绍Vivado 下的仿真过程。主要参考了miz702的教程，同时也参考了Xilinx的ug937, xapp199.。我的软件平台是Vivado 2015.4, 硬件平台是黑金的AC7010, Zynq 7000，其实与平台关系不大。本文分为四部分：工程的建立，测试代码，仿真图形输出，更复杂点的例子。工程和源码下载链接：链接：http://pan.baidu... 阅读详情

2018-09-25 | Vivado, 仿真

基于Zynq-7000的自动化监测系统BSP设计与实现

作者：宋凯，高寒；来源：2018年电子技术应用第9期摘要：实现一种基于Zynq-7000全可编程片上系统（AP SoC）的板级支持包（BSP）设计方法及应用流程。该BSP设计主要面向工业自动化监测领域，提供了一种行之有效的嵌入式系统BSP实现流程，有利于提高工业自动化监测系统的开发效率。针对使用串行通信方式的工业监测设备，设计面向小型自动化监测系统的FPGA工程,... 阅读详情

2018-09-25 | XC7Z010, Zynq-7000

学会System Generator（19）——增量调制（DM）编码解码

本文是该系列的第19篇。语音编码压缩的目的是在尽量不损失信息的情况下降低码率，从而节省存储空间和通信带宽。To Multimedia File这个block就提供几种语音压缩方式：CCITT A律、CCITT μ律、GSM 6.10、PCM、ADPCM。本文将介绍一种很简单的增量调制（DM）编码方式。 DM编解码 DM（Delta Modulation）编码的原理很简单，... 阅读详情

2018-09-25 | DM编解码, System Generator, 语音编码压缩