CXL 3.1：CXL 标准的进阶之路上，如何将互连性能推向新高？
judy 在 周三, 03/12/2025 - 14:47 提交
本文将介绍CXL 3.1标准的最新更新内容，包括新增的安全特性，以及如何持续为下一代基础结构提供内存池功能。
All node
富士通利用 AMD Zynq RFSoC 提供高能效 5G 无线电
judy 在 周三, 03/12/2025 - 09:41 提交
富士通采用 AMD Zynq RFSoC 数字前端（ DFE ）器件来提供具有成本效益、高容量和高能效的无线电，以满足不同市场需求
Altera 2025新品发布：以独立运营优势引领FPGA创新，赋能边缘与AI未来
judy 在 周二, 03/11/2025 - 15:38 提交
今天，随着Altera CEO Sandra Rivera宣布一系列重磅新品与技术进展，标志着这家独立运营的FPGA巨头正式迈入“Altera 2.0”时代
基于AMD AU15P FPGA的SLVS-EC桥PCIe设计方案分享
judy 在 周二, 03/11/2025 - 11:14 提交
今天熊猫君分享一个基于AMD AU15P FPGA的SLVS-EC桥PCIe设计方案。
Altera FPGA 突破创新边界，加速智能边缘领域发展
judy 在 周二, 03/11/2025 - 10:42 提交
在 2025 国际嵌入式展上，Altera 发布了专为嵌入式开发者打造的最新可编程解决方案，以进一步突破智能边缘领域的创新边界
FPGA：AI安全的坚强守护者
judy 在 周二, 03/11/2025 - 09:35 提交
在AI技术蓬勃发展的当下，数据安全问题成为了高悬于行业之上的达摩克利斯之剑。AI模型的训练与应用高度依赖海量数据
面向紧凑型高性能FPGA、SoC和ASIC的次世代垂直供电解决方案
judy 在 周一, 03/10/2025 - 15:42 提交
本文探讨了垂直电源的优势和应用，重点介绍了 TDK 的 μPOL，以及它如何解决下一代AI和边缘应用所面临的电源挑战。
YunSDR通信小课堂（第26讲）
judy 在 周一, 03/10/2025 - 15:21 提交
在本例中，使用4Gsps的RF-ADC采样率，模拟RF信号占据奈奎斯特一区的频谱，因此RF- ADC可以直接将其数字化如图10.2(a)所示。
简要讲解Xilinx的SRIO IP的配置参数（高速收发器二十九）
judy 在 周一, 03/10/2025 - 10:24 提交