如何在 Vivado 中查询 LUTRAM 的 BEL 属性和 LOC 属性？
judy 在 周四, 01/09/2025 - 17:48 提交
几乎所有 AMD 可编程器件都具有 CLB 资源，可以在 LUT 中实现小型存储器。在网表中，这些资源被称为 LUTRAM 或分布式 RAM。
All node
FPGA频率测量的三种方法
judy 在 周四, 01/09/2025 - 17:26 提交
在FPGA中，频率测量是常见的应用，通常用于信号检测、频率计数和时钟管理。以下是三种常见的FPGA频率测量方法
当北京理工大学方程式车队BITFSD遇上瑞苏盈科FPGA核心板
judy 在 周四, 01/09/2025 - 10:11 提交
2025年赛季，北京理工大学路特斯无人驾驶方程式车队（BITFSD）将携手瑞苏盈科，打造无人驾驶方程式车队的“最强外脑”。
YunSDR通信小课堂(第11讲)
judy 在 周四, 01/09/2025 - 09:51 提交
当信号被量化时，在ADC的每个采样时刻获得的幅度值被映射到一组离散的可能幅度电平中的一个。因此，在采样和量化过程的输出端
使用 Vitis 进行嵌入式设计开发用户指南
judy 在 周三, 01/08/2025 - 17:07 提交
AMD Vitis™ 工具套件包含多种设计技术，用于开发以 AMD 器件为目标的异构嵌入式应用。
FPGA+GPU+CPU国产化人工智能平台
judy 在 周三, 01/08/2025 - 15:21 提交
平台采用国产化FPGA+GPU+CPU构建嵌入式多核异构智算终端，可形成FPGA+GPU、FPGA+CPU、CPU+GPU等组合模式
如何编写 RTL 实现时序收敛
judy 在 周三, 01/08/2025 - 09:56 提交
实现时序收敛的关键要素之一是确保我们编写出能够充分利用设备架构特性和实现工具功能的优质代码。让我们来看看可以帮助我们提供更好质量代码的几个方面。
第二代 AMD Versal Premium 系列：更快速数据流程，解锁洞察
judy 在 周三, 01/08/2025 - 09:33 提交
第二代 AMD Versal Premium 系列提供了全新水平的存储器和数据带宽，具备 CXL® 3.1、PCIe® Gen6 和 DDR5/LPDDR5X 接口功能
使用SystemC实现完整的AXI4协议
judy 在 周二, 01/07/2025 - 17:28 提交
在本文中，我们将继续探讨，介绍如何用SystemC实现完整的AXI4协议，以实现DMA的测试。
使用高云小蜜蜂GW1N-2实现MIPI到LVDS（DVP）转换案例分享
judy 在 周二, 01/07/2025 - 17:06 提交
今天要分享的是一个简单的MIPI到LVDS（DVP）接口转换的案例。目的就是要把低成本FPGA的应用潜力充分利用起来。